

# PB151 Výpočetní systémy

Michal Brandejs  
[brandejs@fi.muni.cz](mailto:brandejs@fi.muni.cz)

Katedra počítačových systémů a komunikací FI MU  
Centrum výpočetní techniky FI MU

# Pojmy



- **Technické vybavení počítače – Hardware – HW –**  
souhrnný název pro veškerá fyzická zařízení, kterými je počítač vybaven
- **Programové vybavení počítače – Software – SW**
- **Firmware** – programy tvořící součást technického vybavení počítače

- **1 bit** (z anglického Blnary digiT) 1 b – základní jednotka informace.
- **1 slabika** = 1 byte 1 B – skupina 8 bitů
- **1 slovo** = 1 word – několik (2, 4, 6, 8) slabik
- **Paměť** (Memory) – zařízení pro uchovávání informace (konkrétně binárně kódovaných dat)
- **Adresa v paměti** – číselné označení místa v paměti
- **Nejmenší adresovatelná jednotka** – kapacita místa v paměti, které má vlastní adresu (slabika, slovo)

└ Pojmy

└ Základní pojmy

## Osmistopá děrná páska s paritním bitem



└ Pojmy

└ Základní pojmy

# Osmistopá děrná páska s paritním bitem



└ Pojmy

└ Základní pojmy

# Děrovací zařízení

From Computer Desktop Encyclopedia  
Reproduced with permission.  
© 2001 The Computer Museum History Center



# Kapacity pamětí v mocninách čísla 2

Adresový registr

$2^2 \quad 2^1 \quad 2^0$

0	0	0
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1

Paměť

5
4
3
2
1
0

# Kapacita paměti

- $1 \text{ KB} = 2^{10}$  slabik = 1.024 slabik (kilobyte)
- $1 \text{ MB} = 2^{20}$  slabik = 1.048.576 slabik (megabyte)
- $1 \text{ GB} = 2^{30}$  slabik = 1.073.741.824 slabik (gigabyte)
- $1 \text{ TB} = 2^{40}$  slabik (terabyte)
- $1 \text{ PB} = 2^{50}$  slabik (petabyte)
- $1 \text{ EB} = 2^{60}$  slabik (exabyte)
- $1 \text{ ZB} = 2^{70}$  slabik (zettabyte)
- $1 \text{ YB} = 2^{80}$  slabik (yottabyte)

Způsob zápisu (mezera mezi číslem a zkratkou):

- Kapacita paměti je **1 GB**.
- **1GB** paměť.

- **RAM** – paměť pro čtení i zápis
- **ROM** – paměť pouze pro čtení
- **Paměť s přímým přístupem**
- **Paměť se sekvenčním přístupem**
- **Vnitřní (operační) paměť**
- **Vnější (periferní) paměť**
- **Registr**
- **V / V zařízení (I / O Equipment)**
- **Řadič** (Controller) – zařízení převádějící příkazy v symbolické formě (instrukce) na posloupnost signálů ovládajících připojené zařízení


## 1945: Architektura "von Neumann"

IAS Computer: Princeton Institute for Advanced Studies

- ① Počítač obsahuje operační paměť, ALJ, řadič, V/V zařízení.
- ② Předpis pro řešení úlohy je převeden do posloupnosti instrukcí.
- ③ Údaje a instrukce jsou vyjádřeny binárně.
- ④ Údaje a instrukce se uchovávají v paměti na místech označených adresami.
- ⑤ Ke změně pořadí provádění instrukcí se používají instrukce podmíněného a nepodmíněného skoku.
- ⑥ Programem řízené zpracování dat probíhá v počítači samočinně.

JOHN VON NEUMANN :

1945



└ Číselné soustavy

└ Číselné soustavy, Polyadické soustavy

# Číselné soustavy

- polyadické
- zbytkových tříd

└ Číselné soustavy

└ Číselné soustavy, Polyadické soustavy

# Polyadické soustavy

## zápis

číslo = součet mocnin základu vynásobených číslicemi

$$A = a_n \cdot z^n + a_{n-1} \cdot z^{n-1} + \cdots + a_1 \cdot z^1 + a_0 \cdot z^0$$

$$A = 1 \cdot 10^2 + 2 \cdot 10^1 + 3 \cdot 10^0$$

## zhuštěný zápis

běžná je forma zhuštěného zápisu:

$$A = a_n a_{n-1} \dots a_1 a_0$$

$$A = 123$$

$$A = 123_{10}$$

- **Zobecnění pro racionální číslo:**

$$A = a_n \cdot z^n + \cdots + a_0 \cdot z^0 + a_{-1} \cdot z^{-1} + a_{-2} \cdot z^{-2} + \cdots + a_{-m} \cdot z^{-m}$$

- **Zobecnění pro záporná čísla** – přidáním znaménka (pro počítače nevhodné)
- **Zobecnění pro komplexní čísla** – zavedením imaginární jednotky

└ Číselné soustavy

└ Číselné soustavy, Polyadické soustavy

# Soustavy užívané v počítačové praxi

$$z = 2$$

Dvojková

Binární

0, 1

$$z = 8$$

Osmičková

Oktalová

0, 1, 2, 3, 4, 5, 6, 7

$$z = 16$$

Šestnáctková

Hexadecimální

0, 1, ..., 9, A, ..., F

## Číselné soustavy

### Převody mezi polyadickými soustavami

$z = 10$	$z = 2$	$z = 8$	$z = 16$
0	000000	0	0
1	001	1	1
2	010	2	2
3	011	3	3
4	100	4	4
5	101	5	5
6	110	6	6
7	111	7	7
8	1000	10	8
9	1001	11	9
10	1010	12	A
11	1011	13	B
12	1100	14	C
13	1101	15	D
14	1110	16	E
15	1111	17	F
16	10000	20	10
17	10001	21	11
...			
32	100000	40	20

└ Číselné soustavy

└ Prevody mezi polyadickými soustavami

## Převody mezi soustavami

Číslo v soustavě o základu  $z^k$  (kde  $z$  a  $k$  jsou přirozená čísla)  
lze převést do soustavy o základu  $z$  jednoduše.

### Převody

$2 \leftrightarrow 8$	$8 \not\leftrightarrow 16$
$2 \leftrightarrow 16$	$2 \not\leftrightarrow 10$

Každou  $k$ -tici číslic nižší soustavy nahradíme číslicí soustavy vyšší

# Převod z 10 soustavy do 2

$$12,2_{10} = ?_2$$

Rozdělit na celou a desetinnou část čísla:

		0,	$2 \times 2$
		0	4
12	: 2	0	8
6	0	1	$6 (0,6 \times 2)$
3	0	1	$2 (0,2 \times 2)$
1	1	0	4
0	1	0	8
		1	6
		...	...

$$12,2_{10} = 1100,0011001100\dots_2$$

## Převod z 2 soustavy do 10

$$1100,0011001100_2 = ?_{10}$$

Celá část:

$$1 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 0 \times 2^0 = 1 \times 8 + 1 \times 4 + 0 \times 2 + 0 \times 1 = 12$$

Desetinná část:

$$0 \times 2^{-1} + 0 \times 2^{-2} + 1 \times 2^{-3} + 1 \times 2^{-4} + 0 \times 2^{-5} + 0 \times 2^{-6} + \\ 1 \times 2^{-7} + 1 \times 2^{-8} + \dots =$$

$$0 \times 0,5 + 0 \times 0,25 + 1 \times 0,125 + 1 \times 0,0625 + \dots = 0,19999\dots$$

Řešení: zaokrouhlení dle poslední číslice rozvoje.

# Obecný algoritmus převodu

```
/* Algoritmus pro převod celé části desítkového čísla
   do soustavy z */
integer i := 0 ; /* Řád číslice */
integer Číslo := celé_číslo_bez_znaménka ; /* Převáděné číslo */
byte Základ := z ;
byte Číslice [] ; /* Vektor převedených číslic */
while Číslo > 0
    begin
        Číslice [i] := Číslo MOD Základ ;
        Číslo := Číslo DIV Základ ;
        i := i + 1 ;
    end;
/* V poli Číslice[0] až Číslice[n] jsou uloženy
   hodnoty číslic v obráceném pořadí */
```

## └ Číselné soustavy

### └ Převody mezi polyadickými soustavami

```
/* Algoritmus pro převod necelé části desítkového čísla
   do soustavy z */
integer i ; /* Řád číslice */
real Číslo := necelá_část_čísla ; /* Převáděné číslo */
byte Základ := z ;
byte Číslice [] ; /* Vektor převedených číslic */
real Součin ; /* Pracovní proměnná */
for i := 1 to požadovaný_počet_číslic
begin
    Součin := Číslo * Základ ;
    Číslice := TRUNC ( Součin ) ;
    Číslo := Součin - Číslice [i] ;
end;
/* V poli Číslice[1] až Číslice[požadovaný_počet_míst] jsou uloženy
   hodnoty číslic necelé části výsledného čísla v přímém pořadí */
```

# Zobrazení celého čísla v počítači v binárním tvaru

## číslo bez znaménka

Číslo pouze kladné v intervalu  $< 0; 2^n - 1 >$


Zobrazení např. na 4 bitech ( $n = 4$ ):

0	0	0	0	0
0	0	0	1	1
1	0	0	0	8
1	0	0	1	9
1	1	1	1	15

## číslo se znaménkem

Kladné i záporné číslo.

## Zobrazení celého čísla se znaménkem v binárním tvaru



### Zobrazení kladných čísel

Rozsah zobrazení je  $< 0; 2^{n-1} - 1 >$   
pro  $n = 8$ :  $< 0; 127 >$

# Zobrazení záporných čísel: Přímý kód

## Přímý kód

- v absolutní hodnotě  
rozsah zobrazení je  $< -2^{n-1} + 1; -0 >$   
pro  $n = 4$ :  $< -7; -0 >$ ,  $< +0; 7 >$   
pro  $n = 8$ :  $< -127; -0 >$ ,  $< +0; 127 >$

0	0	0	0	0
0	1	1	1	7
0	0	1	1	3
1	0	1	1	-3
0	0	0	0	0
1	0	0	0	-0

# Zobrazení záporných čísel: Inverzní kód

## Inverzní kód

- inverze bitů (jedničkový doplněk)  
rozsah zobrazení je  $< -2^{n-1} + 1; -0 >$   
pro  $n = 4$ :  $< -7; -0 >$ ,  $< +0; 7 >$   
pro  $n = 8$ :  $< -127; -0 >$ ,  $< +0; 127 >$

0	0	1	1	3
1	1	0	0	-3
0	0	1	1	3
0	0	0	0	0
1	1	1	1	-0

# Zobrazení záporných čísel: Doplňkový kód

## Doplňkový kód

- dvojkový doplněk = inverze všech bitů a přičtení jedničky  
rozsah zobrazení je  $< -2^{n-1}; 2^{n-1} - 1 >$   
pro  $n = 4$ :  $< -8; 7 >$   
pro  $n = 8$ :  $< -128; 127 >$

0	0	1	0	2
1	1	0	1	+1
1	1	1	0	-2
0	0	0	1	+1
0	0	1	0	2

## Doplňkový kód - dvě nuly?

0	0	0	0	0
1	1	1	1	
[1] ←	0	0	0	0

+1

Přenos ze znaménkového bitu se ignoruje.

## Okrajové hodnoty rozsahu zobrazení

1	1	1	1	-1
0	0	0	0	
				+1

1

## Okrajové hodnoty rozsahu zobrazení

1	0	0	0
0	1	1	1
			+1
1	0	0	0
			+1
1	0	0	1
0	1	1	0
			+1
0	1	1	1
1	0	0	1
1	0	0	0

co je to za číslo?

nemá absolutní hodnotu

?

$7 \approx +\text{MAX}$

$-7 \approx -\text{MAX}$

$-8 \approx -\text{MAX}-1$

# Vztahy mezi zobrazeními

$\pm$	Kódová kombinace	Význam v kódu		
		Přímý	Inverzní	Doplňkový
0	0 ... 00	0	0	0
0	0 ... 01	1	1	1
0	0 ... 10	2	2	2
	...	...	...	...
0	1 ... 11	+MAX	+MAX	+MAX
1	0 ... 00	-0	-MAX	-MAX - 1
1	0 ... 01	-1	-MAX + 1	-MAX
	...	...	...	...
1	1 ... 10	-MAX + 1	-1	-2
1	1 ... 11	-MAX	-0	-1
šířka n-bitů				

$$MAX \approx 2^{n-1} - 1$$

# Aritmetika ve dvojkových kódech

- Základní operace – **součet**
- **Přetečení (přeplnění)** = výsledek operace spadá mimo rozsah zobrazení

## Součet v doplňkovém kódu

- všechny bity se sčítají stejně (včetně znaménkového)
- vznikne-li přenos ze znaménkového bitu, tak se ignoruje
- přetečení nastane, pokud se přenos do znaménkového bitu nerovná přenosu ze znaménkového bitu

Př.:

0	110
0	101
01	1011

1	010
1	011
10	0101

## Součet v inverzním kódu

- problém dvou nul
- nutnost provádět tzv. **kruhový přenos** = přičtení přenosu z nejvyššího řádu k výsledku

Př.:

$$\begin{array}{r} -0 \\ +1 \\ \hline \end{array} \quad \begin{array}{r} 1 & 1 & 1 & 1 \\ 0 & 0 & 0 & 1 \\ \hline 0 & 0 & 0 & 0 \\ + 1 \\ \hline 0 & 0 & 0 & 1 \end{array}$$

A diagram illustrating the addition of binary numbers in two's complement form. The first row shows the subtraction of 0 from 1, resulting in 1. The second row shows the addition of 1 to 0, resulting in 1. A red circle highlights the number 1 in the second column from the left. A red arrow points from this circled 1 to the plus sign (+) in the third column from the left, indicating that the carry from the previous column is being added to the current column.

# Kód BCD (Binary Coded Decimal)

4 bity:

0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

# Zobrazení čísel v BCD kódu

## Rozvinutý tvar (unpacked decimal)

- mezitvar, nepoužívá se k výpočtům
- ekvivalentní název = zónový tvar desítkového čísla
- **zóna** = horní půlslabika
  - standardně  $F_{16}$
  - +  $C_{16}$
  - -  $D_{16}$

Př.:

Desítkově	Rozvinutý tvar
$71346_{10}$	$F7F1F3F4C6_{16}$
$-71346_{10}$	$F7F1F3F4D6_{16}$

## Zhuštěný tvar (packed decimal)

- základní zobrazení pro výpočty
- vypouští se všechny zóny kromě nejpravější

Př.:

Desítkově	Zhuštěný tvar
$71346_{10}$	$71346C_{16}$
$-71346_{10}$	$71346D_{16}$

## Vnější kódy

- Každý znak má svoji **ordinální (numerickou) hodnotu**.
- Jednobajtová kódování
- Vícebajtová kódování

### Jednobajtová kódování

#### **Vlastnosti zobrazení znak – ordinální hodnota:**

- lexikální uspořádání
- snadný převod desítkových číslic na numerickou hodnotu

**ASCII** American Standard Code for Information Interchange  
7bitové kódování

## └ Kódy

## └ Vnější, detekční a opravné kódy

## ASCII – 7bitové kódování

	<b>0</b>	<b>1</b>	<b>2</b>	<b>3</b>	<b>4</b>	<b>5</b>	<b>6</b>	<b>7</b>
<b>0</b>	NUL	DLE	space	0	@	P	`	p
<b>1</b>	SOH	DC1 XON	!	1	A	Q	a	q
<b>2</b>	STX	DC2	"	2	B	R	b	r
<b>3</b>	ETX	DC3 XOFF	#	3	C	S	c	s
<b>4</b>	EOT	DC4	\$	4	D	T	d	t
<b>5</b>	ENQ	NAK	%	5	E	U	e	u
<b>6</b>	ACK	SYN	&	6	F	V	f	v
<b>7</b>	BEL	ETB	'	7	G	W	g	w
<b>8</b>	BS	CAN	(	8	H	X	h	x
<b>9</b>	HT	EM	)	9	I	Y	i	y
<b>A</b>	LF	SUB	*	:	J	Z	j	z
<b>B</b>	VT	ESC	+	:	K	[	k	{
<b>C</b>	FF	FS	,	<	L	\	l	
<b>D</b>	CR	GS	-	=	M	]	m	}
<b>E</b>	SO	RS	.	>	N	^	n	~
<b>F</b>	SI	US	/	?	O	_	o	del

# ASCII: Řídící znaky I.

Dec	Hex	Oct	Rotace	Znak	Kláv	Graficky	Název znaku
0	00	000	000000	NUL	CTRL+@		null
1	01	001	000400	SOH	CTRL+A	⌚	start of heading
2	02	002	001000	STX	CTRL+B	❶	start of text
3	03	003	001400	ETX	CTRL+C	♡	end of text
4	04	004	002000	EOT	CTRL+D	◇	end of transmission
5	05	005	002400	ENQ	CTRL+E	♣	enquiry
6	06	006	003000	ACK	CTRL+F	♠	acknowledge
7	07	007	003400	BEL	CTRL+G	●	bell *
8	08	010	004000	BS	CTRL+H	☒	backspace
9	09	011	004400	HT	CTRL+I	○	tab horizontally
10	0A	012	005000	LF	CTRL+J	○	line feed
11	0B	013	005400	VT	CTRL+K	♂	tab vertically
12	0C	014	006000	FF	CTRL+L	♀	form feed
13	0D	015	006400	CR	CTRL+M	♪	carriage return
14	0E	016	007000	SO	CTRL+N	♫	shift out
15	0F	017	007400	SI	CTRL+O	*	shift in

# ASCII: Řídící znaky II.

16	10	020	010000	DLE	CTRL+P	▷	data link escape
17	11	021	010400	DC1	CTRL+Q	◀	device control 1 X-ON
18	12	022	011000	DC2	CTRL+R	↑↓	device control 2 TAPE
19	13	023	011400	DC3	CTRL+S	!!	device control 3 X-OFF
20	14	024	012000	DC4	CTRL+T	¶	device control 4 TAPE
21	15	025	012400	NAK	CTRL+U	§	negative acknowledge
22	16	026	013000	SYN	CTRL+V	-	synchronous idle
23	17	027	013400	ETB	CTRL+W	↑↓	end of transm. block
24	18	030	014000	CAN	CTRL+X	↑	cancel line
25	19	031	014400	EM	CTRL+Y	↓	end of medium
26	1A	032	015000	SUB	CTRL+Z	→	substitute
27	1B	033	015400	ESC	CTRL+[	←	escape
28	1C	034	016000	FS	CTRL+\	└	file separator
29	1D	035	016400	GS	CTRL+]	↔	group separator
30	1E	036	017000	RS	CTRL+^	△	record separator
31	1F	037	017400	US	CTRL+_	▽	unit separator

└ Kódy

  └ Vnější, detekční a opravné kódy

## 8bitová kódování

- IBM PC
- Kameničtí
- PC-Latin2
- KOI-8čs
- Windows-1250
- ISO-8859-2 (ISO-Latin2)

## └ Kódy

## └ Vnější, detekční a opravné kódy

Dec	Hex	Oct	Rotace	PC	Kam	PCLat	Koi	Win	ISOLat2
128	80	200	100000	Ç	Č	Ç			
129	81	201	100400	ü	ü	ü			
130	82	202	101000	é	é	é		,	
131	83	203	101400	â	đ	â			
132	84	204	102000	ä	ä	ä		"	
133	85	205	102400	à	Đ	û		...	
134	86	206	103000	à	Ť	ć		†	
135	87	207	103400	ç	č	ç		‡	
136	88	210	104000	ê	ě	ł			
137	89	211	104400	ë	Ě	ë		%o	
138	8A	212	105000	è	Ł	ő		Š	
139	8B	213	105400	ř	Í	ő		š	
140	8C	214	106000	î	ŕ	î		Ś	
141	8D	215	106400	í	í	Ž		Ť	
142	8E	216	107000	Ä	Ä	Ä		Ž	
143	8F	217	107400	À	Á	Ć		Ź	

## └ Kódy

## └ Vnější, detekční a opravné kódy

144	90	220	110000	É	É	É	
145	91	221	110400	æ	ž	Ł	‘
146	92	222	111000	Æ	Ž	Í	’
147	93	223	111400	ô	ô	ô	“
148	94	224	112000	ö	ö	ö	”
149	95	225	112400	ó	Ó	Ł	•
150	96	226	113000	û	û	ł	—
151	97	227	113400	ú	Ú	Ś	—
152	98	230	114000	ÿ	ý	ś	
153	99	231	114400	Ö	Ö	Ö	™
154	9A	232	115000	Ü	Ü	Ü	š
155	9B	233	115400	¢	Š	Ł	›
156	9C	234	116000	Ł	Ł	ł	ś
157	9D	235	116400	¥	Ý	Ł	ť
158	9E	236	117000	Pt	Ř	×	ž
159	9F	237	117400	f	ť	ć	ź

## └ Kódy

## └ Vnější, detekční a opravné kódy

Dec	Hex	Oct	Rotace	PC	Kam	PCLat	Koi	Win	ISOLAT2
160	A0	240	120000	á	á	á			
161	A1	241	120400	í	í	í			À
162	A2	242	121000	ó	ó	ó			~
163	A3	243	121400	ú	ú	ú	Ł	Ł	
164	A4	244	122000	ň	ň	À	□	□	
165	A5	245	122400	Ñ	Ñ	ą	À	Ł	
166	A6	246	123000	ä	Ü	Ž			Ś
167	A7	247	123400	ö	Ö	ž	§	„	§
168	A8	250	124000	ł	š	Ę		„	„
169	A9	251	124400	ń	ř	ę	©	Ś	Ś
170	AA	252	125000	ń	ŕ		Ś	Ś	Ś
171	AB	253	125400	½	Ŕ	ž	«		Ť
172	AC	254	126000	¼	¼	Č	¬		Ž
173	AD	255	126400	í	§	§	-	-	-
174	AE	256	127000	«	«	«	®		Ž
175	AF	257	127400	»	»	»	Ž		Ž
			---	---	---	---			

## └ Kódy

## └ Vnější, detekční a opravné kódy

176	B0	260	130000	■■■	■■■	■■■		
177	B1	261	130400	■■■	■■■	■■■	±	ä
178	B2	262	131000	■■■	■■■	■■■	‘	‘
179	B3	263	131400				ł	ł
180	B4	264	132000				’	’
181	B5	265	132400			Á	μ	ř
182	B6	266	133000			Â	¶	š
183	B7	267	133400			Ě	·	·
184	B8	270	134000			Ş	·	·
185	B9	271	134400				ä	š
186	BA	272	135000				ş	ş
187	BB	273	135400				»	ť
188	BC	274	136000				Ľ	ź
189	BD	275	136400			Ż	”	”
190	BE	276	137000			ż	ř	ž
191	BF	277	137400			ż	ž	ż

## └ Kódy

## └ Vnější, detekční a opravné kódy

Dec	Hex	Oct	Rotace	PC	Kam	PCLat	Koi	Win	ISOLat2
192	C0	300	140000	Ľ	Ľ	Ľ		Ŕ	Ŕ
193	C1	301	140400	Ł	Ł	Ł	á	Á	Á
194	C2	302	141000	Ͳ	Ͳ	Ͳ		Â	Â
195	C3	303	141400	Ւ	Ւ	Ւ	ć	Ă	Ă
196	C4	304	142000	–	–	–	đ	Ă	Ă
197	C5	305	142400	†	†	†	ě	Ĺ	Ĺ
198	C6	306	143000	Ƒ	Ƒ	Ƒ	ř	Ć	Ć
199	C7	307	143400	Ĳ	Ĳ	Ĳ	ch	Ҫ	Ҫ
200	C8	310	144000	ĽĽ	ĽĽ	ĽĽ	ü	Č	Č
201	C9	311	144400	Ŗ	Ŗ	Ŗ	ř	É	É
202	CA	312	145000	Ĳ	Ĳ	Ĳ	ú	Ę	Ę
203	CB	313	145400	Ŗ	Ŗ	Ŗ	í	Ë	Ë
204	CC	314	146000	Ĳ	Ĳ	Ĳ	ř	Ě	Ě
205	CD	315	146400	=	=	=	ö	Í	Í
206	CE	316	147000	Ĳ	Ĳ	Ĳ	ň	Î	Î
207	CF	317	147400	±	±	□	ó	Ď	Ď

## └ Kódy

## └ Vnější, detekční a opravné kódy

208	D0	320	150000	„	„	đ	ô	Đ	Đ
209	D1	321	150400	„	„	Đ	ă	Ń	Ń
210	D2	322	151000	π	π	Đ	ř	Ñ	Ñ
211	D3	323	151400	„	„	Ë	š	Ó	Ó
212	D4	324	152000	„	„	d'	ć	Ô	Ô
213	D5	325	152400	F	F	Ñ	ú	Õ	Õ
214	D6	326	153000	π	π	Í		Ö	Ö
215	D7	327	153400	†	†	Î	é	×	×
216	D8	330	154000	‡	‡	ë	à	Ŗ	Ŗ
217	D9	331	154400	„	„	„	ý	Ů	Ů
218	DA	332	155000	Γ	Γ	Γ	ž	Ú	Ú
219	DB	333	155400	■	■	■		Ü	Ü
220	DC	334	156000	■	■	■	~	Ü	Ü
221	DD	335	156400	„	„	Ł		Ý	Ý
222	DE	336	157000	„	„	Ü	^	Ł	Ł
223	DF	337	157400	■	■	■	ß	ß	ß

## └ Kódy

## └ Vnější, detekční a opravné kódy

Dec	Hex	Oct	Rotace	PC	Kam	PCLat	Koi	Win	ISOLat2
224	E0	340	160000	$\alpha$	$\alpha$	Ó	'	ŕ	ŕ
225	E1	341	160400	$\beta$	$\beta$	ß	Á	á	á
226	E2	342	161000	$\Gamma$	$\Gamma$	Ô		â	â
227	E3	343	161400	$\pi$	$\pi$	Ń	Č	ă	ă
228	E4	344	162000	$\Sigma$	$\Sigma$	ń	Ď	ä	ä
229	E5	345	162400	$\sigma$	$\sigma$	ň	Ě	í	í
230	E6	346	163000	$\mu$	$\mu$	Š	Ŕ	ć	ć
231	E7	347	163400	$\tau$	$\tau$	š	CH	ç	ç
232	E8	350	164000	$\Phi$	$\Phi$	Ŕ	Ü	č	č
233	E9	351	164400	$\Theta$	$\Theta$	Ú	Í	é	é
234	EA	352	165000	$\Omega$	$\Omega$	ŕ	Û	ę	ę
235	EB	353	165400	$\delta$	$\delta$	Ü	Ĺ	ë	ë
236	EC	354	166000	$\omega$	$\omega$	ý	Ľ	ě	ě
237	ED	355	166400	$\phi$	$\phi$	Ý	Ö	í	í
238	EE	356	167000	$\epsilon$	$\epsilon$	ť	Ň	î	î
239	EF	357	167400	∩	∩	'	Ó	đ'	đ'

## └ Kódy

## └ Vnější, detekční a opravné kódy

240	F0	360	170000	≡	≡	-	Ó	đ	đ
241	F1	361	170400	±	±	"	Ä	ń	ń
242	F2	362	171000	≥	≥	,	Ř	ň	ň
243	F3	363	171400	≤	≤	,	Š	ó	ó
244	F4	364	172000	∫	∫	,	Ť	ô	ô
245	F5	365	172400			§	Ú	ő	ő
246	F6	366	173000	÷	÷	÷		ö	ö
247	F7	367	173400	≈	≈	,	É	÷	÷
248	F8	370	174000	o	o	,	Á	ř	ř
249	F9	371	174400	•	•	"	Ý	ú	ú
250	FA	372	175000	.	.	.	Ž	ú	ú
251	FB	373	175400	✓	✓	ſ	ſ	ſ	ſ
252	FC	374	176000	n	n	Ř	ü	ü	ü
253	FD	375	176400	2	2	ř	ý	ý	ý
254	FE	376	177000	■	■	■	ł	ł	ł
255	FF	377	177400						

└ Kódy

  └ Vnější, detekční a opravné kódy

# EBCDIC

Extended Binary Coded Decimal Interchange Code (EBCDIC)

- pro BCD kódování
- IBM mainframe operating systems (OS/390, VM, OS/400)

	00	10	20	30	40	50	60	70	80	90	A0	B0	C0	D0	E0	F0		
0																0		
1															A	J	1	
2															B	K	S	2
3															C	L	T	3
4															D	M	U	4
5															E	N	V	5
6															F	O	W	6
7															G	P	X	7
8															H	Q	Y	8
9															I	R	Z	9
A															:			
B															.	#		
C					<	*	%	@										
D					(	)	_	'										
E					+	:	>	=										
F								?"										

# Vícebajtová kódování

## UNICODE

- <http://www.unicode.org/>
- standard definuje i název znaku, převodní tabulky malá-velká písmena atp.
- nevýhody: násobná délka textu, větší znaková sada

## UCS-2

- (Universal Coded Character Set)
- základní způsob zápisu Unicode znaků, 2 bajty na znak
- zastaralé, používá se UTF-16

## UCS-4

- 4 bajty na znak
- zastaralé, používá se UTF-32

# UTF-8 (Unicode Transformation Format)

- nejpoužívanější zobrazení Unicode znaků
- pokud je znak ve standardním ASCII-7, zobrazí se beze změny v 1 bajtu, tzn. nejvyšší bit bajtu je roven nule
- Pokud znak není v ASCII, je zapsán dvěma až šesti bajty (od Unicode 4.0 pouze max. čtyřmi bajty)
  - 1. bajt: počet jedniček zleva vyjadřuje délku sekvence, nula je oddělovač
  - další bajty: v nejvyšších dvou bitech vždy 10

- České znaky mají malé hodnoty, lze všechny zapsat dvěma bajty.
- Příklad: 'Příliš'

50	c5 99	c3 ad	6c	69	c5 a1
P	ř	í	l	i	š

ř: 1100 0101 1001 1001 'ř' v unicode U+0159 (hexa)

- Ordinální hodnota se zapisuje  $U + 00ED$  (tj. U+hexa číslice).

## Kódy

### Vnější, detekční a opravné kódy

5	ą	ě	ĥ	ŷ	N	ŕ	t̄	w̄
6	Ć	Ę	H̄	K̄	ń	R̄	T̄	Ŷ
7	ć	ę	ħ	k̄	ň	r̄	t̄	ŷ
8	Ĉ	Ē	Ĩ	K	ň	Ř	Ũ	Ŷ
9	ĉ	ę	ĩ	Ĺ	'n	ř	ū	Ź
A	Ċ	Ě	Ī	Í	N̄	Ś	Ū	Ź
B	ċ	ě	ī	ł̄	ń	ś	ū	ż̄

└ Kódy

└ Vnější, detekční a opravné kódy

<b>Unicode kód od – do</b>	<b>Binární zápis znaku v UTF-8</b>
0000 0000 - 0000 007F	0xxxxxxx
0000 0080 - 0000 07FF	110xxxxx 10xxxxxx
0000 0800 - 0000 FFFF	1110xxxx 10xxxxxx 10xxxxxx
0001 0000 - 001F FFFF	11110xxx 10xxxxxx 10xxxxxx 10xxxxxx
0020 0000 - 03FF FFFF (x)	111110xx 10xxxxxx 10xxxxxx 10xxxxxx 10xxxxxx
0400 0000 - 7FFF FFFF (x)	1111110x 10xxxxxx 10xxxxxx 10xxxxxx 10xxxxxx

- Pomocí UTF-8 lze zobrazit maximálně 231 možných znaků
- Jak rozpoznám úvodní bajt od bajtů následujících?
- Uložení Big-Endian (vyšší řády na nižší adrese)
- Nikdy nejsou pro zakódování znaku použity bajty s hodnotou 0FE (11111110) a 0FF (11111111)
- Proto se někdy (Windows) používá kód *U + FEFF* jako označení, že následuje UTF-8. Nazývá se **BOM** (Byte-Order Mark). Nalezne-li se U+FFE, jde o Little-Endian uložení.

└ Kódy

  └ Vnější, detekční a opravné kódy

## UTF-16

- rozšíření základní šířky z 8 na 16 bitů

## UTF-32

- rozšíření základní šířky z 8 na 32 bitů

## UTF-7

- pro sedmibitový přenos e-mailem (jako Base64)

# Big-Endian a Little-Endian

Který bajt slova je uložen na nižší adrese?

Big-Endian – Bajt nejvyššího řádu je uložen na nejnižší adrese. Příklad uložení čísla  $123456_{16}$  ve 32bitovém slově big-endian:

Adresa	00	01	02	03
	00	12	34	56

Používají např. sálové počítače IBM 370, Motorola 68000 a Sun Sparc.

**Little-Endian** – Bajt nejnižšího řádu je uložen na nejnižší adresu. Příklad uložení čísla  $123456_{16}$  ve 32bitovém slově little-endian:

Adresa	00	01	02	03
	56	34	12	00

Používá např. INTEL x86(současná PC), DEC Alpha.

**Middle-Endian** – Pořadí bajtů 3 – 4 – 1 – 2 nebo 2 – 1 – 4 – 3.

**Bi-Endian** – Např. procesor PowerPC (Power Macintosh) umožňuje pracovat s Big-Endian i Little-Endian.

- Bity v bajtu jsou big-endian bez ohledu na pořadí bajtů.
- Označení big-endian a little-endian převzato z románu jonathana Swifta Gulliverovy cesty: nepochopené nařízení vládce rozbíjet vejce na menším konci, zatímco tradičně se vejce rozbíjelo na konci větším.
- E-mailová adresa je little-endian. Americký způsob zápisu data mm/dd/yy je middle-endian, evropský dd/mm/yy little-endian, japonský yy/mm/dd big-endian pro evropské/americké datum.

# Detekční kódy

- zavedení nadbytečnosti (redundance)
- **parita**
  - sudá (even)
  - lichá (odd)
- Kód 2 z 5:


0		0	0	0	1	1
1		0	0	1	0	1
2		0	0	1	1	0
3		0	1	0	1	0
4		0	1	1	0	0
5		1	0	1	0	0
6		1	1	0	0	0
7		0	1	0	0	1
8		1	0	0	0	1
9		1	0	0	1	0

└ Kódy

  └ Vnější, detekční a opravné kódy

# Opravné kódy

Př.: Ztrojení



# Kódová (Hammingova) vzdálenost


## Definice

**Kódová vzdálenost  $d$**  = počet bitů, v nichž se liší dvě sousední platné kódové kombinace.

Znázornění pomocí Hammingovy krychle:

- trojrozměrná (xyz)
- dvojrozměrná (xy)
- jednorozměrná (x)


- trojrozměrná




└ Kódy

└ Kódová vzdálenost a její znázornění

- dvojrozměrná



- jednorozměrná




# Detekce a oprava k chyb

## Vztahy

Detekce  $k$  chyb:  $d \geq k+1$

Oprava  $k$  chyb:  $d \geq 2k+1$

- Jiné znázornění:



$d$	detekce	oprava
1	0	0
2	1	0
3	2	1
4	3	1
5	4	2

# Booleova algebra

- GEORGE BOOLE (1815 - 1864) - Irský matematik, v roce 1854 zvláštní druh algebry (uplatnění až v roce 1938).
- Boolova algebra je nauka o operacích na množině {0,1}.

## Definice

Def.: B.A. je množina B o alespoň 2 prvcích nad níž jsou definovány operace operace sčítání, násobení a negace splňující tyto axiomy:

- (předp.:  $a, b, c \in B$ ) :
  - $a + b \in B$
  - $a \cdot b \in B$
- Existuje prvek 0, pro který platí:  $a + 0 = a$
- Existuje prvek 1, pro který platí:  $a \cdot 1 = a$

## Pokračování definice

- Komutativní zákon:
  - $a + b = b + a$
  - $a \cdot b = b \cdot a$
- $a + (b \cdot c) = (a + b) \cdot (a + c)$
- $a \cdot (b + c) = (a \cdot b) + (a \cdot c)$
- Pro každý prvek  $a$  existuje prvek  $\bar{a} \in B$ :
  - $a \cdot \bar{a} = 0$
  - $a + \bar{a} = 1$

## Základní operace

B. A. užívá jen 3 základní operace:

- Logický (Booleův) součin **AND**  $\wedge$   $\cap$   $\times$ .
- Logický (Booleův) součet **OR**  $\vee$   $\cup$   $+$
- Negace  $\bar{x}$  **NOT**  $\neg$   $\sim$  (před operandem)

Způsoby popisu:

- Pravdivostní tabulka
- Graficky v rovině = Vennovy diagramy
- Matematický aparát




Pravdivostní tabulka:

$a$	$b$	$a + b$	$a \cdot b$	$\bar{a}$
0	0	0	0	1
0	1	1	0	1
1	0	1	0	0
1	1	1	1	0

└ Obvody

└ Booleova algebra



## Vennovy diagramy:



└ Obvody


└ Booleova algebra

## Vennovy diagramy:



# Využití Booleovy algebry

- 1938 - Shannon pro popis průchodnosti kontaktního zapojení
- Kontakt ovládaný dvouhodnotovou proměnnou **a**



└ Obvody


└ Booleova algebra

# Zapojení kontaktů


sériové  $a \cdot \bar{b}$



paralelní  $a + \bar{b}$




sérioparalelní  $a \cdot \bar{c} + \bar{b} \cdot c$




# Můstkové zapojení

- Na meze použitelnosti B. A. se narazí v případě tzv. můstkových zapojení




- Průchod schématem popisuje výraz:  
 $ab + ac\bar{b} + \bar{a}cb + \bar{a}\bar{b}$
- Větev c lze projít v libovolném směru
- B.A. lze jednoznačně popsat všechna sérioparalelní schémata vyjma můstkových zapojení.


# Obvodové znázornění Booleovy algebry



$$f = a \cdot b$$



$$f = a + b$$



$$f = \bar{a}$$

└ Obvody

└ Obvodové znázornění Booleovy algebry


## Pravidla pro kresbu značek

- Vstup je vždy zleva, výstup zprava
- Značky se nesmějí otáčet
- Spoje mají být rovnoběžné s okraji listu

└ Obvody

└ Obvodové znázornění Booleovy algebry

Př:  $f = a \cdot \bar{c} + \bar{b} \cdot c$



└ Obvody

  └ Obvodové znázornění Booleovy algebry


# Minimalizace počtu operací B-algebry

- **1. Matematické úpravy**

Př:  $\overline{xy}z + \overline{x}yz = \overline{x}z(\overline{y} + y) = \overline{x}z$

- 2. Využitím jednotkové krychle

Př:  $f = \overline{xyz} + \overline{x}yz + x\overline{y}\overline{z} + x\overline{z}$



$$f = \overline{x}z + x\overline{z}$$

- 3. Karnaughova mapa - normalizací Vennova diagramu

		b
		$\bar{a}b$ $\bar{a}\bar{b}$
		$a\bar{b}$ ab
a		

				c
				$\bar{a}bc$ $a\bar{b}c$ $a\bar{b}\bar{c}$ $\bar{a}b\bar{c}$
				$\bar{a}b\bar{c}$ $ab\bar{c}$ abc $\bar{a}bc$
a				


				d
				$\bar{a}\bar{b}\bar{c}\bar{d}$ $\bar{a}\bar{b}\bar{c}d$ $\bar{a}\bar{b}c\bar{d}$ $\bar{a}\bar{b}cd$ $a\bar{b}\bar{c}\bar{d}$ $a\bar{b}\bar{c}d$ $a\bar{b}c\bar{d}$ $a\bar{b}cd$ $\bar{a}bc\bar{d}$ $\bar{a}bcd$ $abc\bar{d}$ $abcd$
				$\bar{a}b\bar{c}\bar{d}$ $\bar{a}b\bar{c}d$ $\bar{a}bc\bar{d}$ $\bar{a}bcd$ $ab\bar{c}\bar{d}$ $ab\bar{c}d$ $abc\bar{d}$ $abcd$
a				
c				
b				

Pro vyšší řády nejsou souvislé prostory proměnných.

└ Obvody

└ Obvodové znázornění Booleovy algebry

Př:  $f = \overline{xyz} + \overline{x}yz + x\overline{y}\overline{z} + x\overline{z}$



$$f = x\overline{z} + \overline{x}z$$

B-algebra je nevhodná pro technickou realizaci - příliš velký počet operací ( $\cdot$ ,  $+$ ,  $-$ )

# Shefferova algebra

- Je vybudovaná na jedné logické funkci = **negace logického součinu NAND**
- Pro libovolný počet proměnných  $f = \overline{x \cdot y}$
- Pravidla:
  - $\overline{x \cdot \overline{x}} = \overline{x}$
  - $\overline{x \cdot 0} = 1$
  - $\overline{x \cdot 1} = \overline{x}$
  - $\overline{\overline{x \cdot y} \cdot 1} = \overline{\overline{x \cdot y}} = x \cdot y$
  - $\overline{\overline{x \cdot \overline{x} \cdot y \cdot \overline{y}}} = \overline{\overline{x \cdot \overline{y}}} = x + y$

- Pomocí operace NAND lze realizovat všechny operace Booleovy algebry
- Platí zákon komutativní:  $\overline{x \cdot y} = \overline{y \cdot x}$
- **Neplatí** zákon asociativní:  $\overline{\overline{x \cdot y} \cdot z} \neq \overline{x \cdot \overline{y \cdot z}} \neq \overline{x \cdot y \cdot z}$

# Peirceova algebra

- Vystavěna na operaci NOR (negace logického součtu) - obdobné jako S-algebra.
- **Převod minimalizované formy B-algebry na S-algebru:**

Opakovovanou aplikací de Morganových pravidel -

$$\overline{a + b} = \overline{a} \cdot \overline{b}$$

Př:  $f = \overline{b} \cdot c + \overline{a} \cdot c + \overline{abd}$


$$f = \overline{\overline{\overline{b} \cdot c + \overline{a} \cdot c + \overline{abd}}} =$$

$$= \overline{\overline{\overline{b} \cdot c} \cdot \overline{\overline{a} \cdot c} \cdot \overline{\overline{abd}}}$$

└ Obvody

  └ Shefferova algebra, Peirceova algebra

## Obvodové znázornění S-algebry




$$f = \overline{x_0 \cdot x_1 \cdot \dots \cdot x_n}$$

└ Obvody

  └ Shefferova algebra, Peirceova algebra

# Obvodové znázornění P-algebry












$$f = \overline{x_0 + x_1 + \dots + x_n}$$

└ Obvody

└ Fyzikální postava signálů, zakázané pásmo




# Fyzikální podstata signálů

LOGIC. HODNOTA	HLADINOVÉ			IMPULSOVÉ	
	RELÉ				
1	 Proud prochází	 Větší proud	 Vyšší napětí	 Přítomnost impulu	 Kladná polarita
0	 Proud neprochází	 Menší proud	 Nižší napětí	 Nepřítomnost impulu	 Záporná polarita

└ Obvody

└ Fyzikální podstata signálů, zakázané pásmo


# Fyzikální podstata signálů

LOGIC. HODNOTA	AMPLITUDA	KMITOČET	FÁZE
1	 Vyšší amplituda	 Vyšší kmitočet	
0			

└ Obvody


└ Fyzikální postava signálů, zakázané pásmo

# Magnetické obvody



└ Obvody

└ Fyzikální postava signálů, zakázané pásmo



└ Obvody

  └ Fyzikální postava signálů, zakázané pásmo

- Hodnoty jsou stanoveny pro každou výrobní technologii zvlášt.
- $L \sim 0$   $H \sim 1$  – Pozitivní logika
- $L \sim 1$   $H \sim 0$  – Negativní logika

## Technologie TTL (transistor–transistor logic)


- Základní stavební prvek je tranzistor NPN.
- Parametry TTL:
  - napájecí napětí + 5V
  - $L < 0,8V$        $L \sim 0,4V$
  - $H > 2,0V$        $H \sim 2,4V$

└ Obvody

└ TTL, invertor v TTL, NAND a NOR v TTL

## Invertor v TTL


$$f = \bar{y}$$



└ Obvody

└ TTL, invertor v TTL, NAND a NOR v TTL

## NAND pomocí dvou tranzistorů




$x_1$	$x_2$	NAND
0	0	1
0	1	1
1	0	1
1	1	0

└ Obvody

└ TTL, invertor v TTL, NAND a NOR v TTL

## NOR pomocí dvou tranzistorů



# Kombinační logické obvody

- Základní logické členy:
  - Invertor
  - AND
  - OR
  - NAND
  - NOR

└ Obvody




  └ Kombinační logické obvody - základní logické členy

# Invertor

$$y = \bar{x}$$

USA

DIN




└ Obvody


└ Kombinační logické obvody - základní logické členy

# AND


$$y = x_1 \cdot x_2$$



USA



DIN



└ Obvody




  └ Kombinační logické obvody - základní logické členy

# OR

$$y = x_1 + x_2$$

USA

DIN



└ Obvody




└ Kombinační logické obvody - základní logické členy

# NAND

$$y = \overline{x_1 \cdot x_2}$$

USA

DIN



└ Obvody




  └ Kombinační logické obvody - základní logické členy

# NOR

$$y = \overline{x_1 + x_2}$$

USA

DIN




└ Obvody

└ Kombinační logické obvody - základní logické členy

Př: NOR

$x_1$	$x_2$	$y$
0	0	1
0	1	0
1	0	0
1	1	0



└ Obvody

  └ Kombinační logické obvody - ostatní logické členy

# Kombinační logické obvody

- Ostatní logické členy:
  - Nonekvivalence - XOR
  - Ekvivalence - NOXOR

└ Obvody

└ Kombinační logické obvody - ostatní logické členy

## Nonekvivalence – XOR

- Značení:

- $\not\equiv$
- $\oplus$
- $=1$
- M2

$x_1$	$x_2$	y
0	0	0
0	1	1
1	0	1
1	1	0

└ Obvody




└ Kombinační logické obvody - ostatní logické členy

## Nonekvivalence – XOR


$$y = \overline{x_1 \oplus x_2}$$

USA


DIN



- Př: Generátor parity :  $y = a \oplus b \oplus c \oplus d = (a \oplus b) \oplus (c \oplus d)$



- Schématická značka:




└ Obvody


  └ Kombinační logické obvody - ostatní logické členy

## Ekvivalence - NOXOR

USA




DIN



# Logické obvody

- **Multiplexor** :  $Z = A \cdot X + \bar{A} \cdot Y$





- 4vstupý multiplexor – 4 datové vstupy, 2 adresové vstupy

$A_1$	$A_2$	$Q$
0	0	$D_0$
0	1	$D_1$
1	0	$D_2$
1	1	$D_3$

- $Q = \bar{A}_1 \cdot \bar{A}_2 \cdot D_0 + \bar{A}_1 \cdot A_2 \cdot D_1 + A_1 \cdot \bar{A}_2 \cdot D_2 + A_1 \cdot A_2 \cdot D_3$



└ Obvody

  └ Logické obvody



└ Obvody


  └ Logické obvody



└ Obvody

  └ Dekodér, sčítáčky

## Dekodér




$$D_0 = \overline{A_1} \cdot \overline{A_2}$$


$$D_1 = \overline{A_1} \cdot A_2$$

$$D_2 = A_1 \cdot \overline{A_2}$$

$$D_3 = A_1 \cdot A_2$$



Realizace MPX pomocí dekodéru:



# Sčítáčky

- **Sčítáčka MODULO 2**  $x + y = z$

- tabulka

x	y	z
0	0	0
0	1	1
1	0	1
1	1	0

- rovnice

$$z = \bar{x} \cdot y + x \cdot \bar{y}$$

# Sčítáčky

- **Polosčítka**

- **tabulka**

x	y	S	P
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

- **rovnice**

$$S = \bar{x} \cdot y + x \cdot \bar{y}$$


$$P = x \cdot y$$

└ Obvody

└ Úplná sčítačka, vícemístná sčítačka

# Úplná sčítačka pro jeden binární řád

$$\begin{array}{c} x_i \\ y_i \\ p_i \leftarrow p_{i-1} \leftarrow \\ \hline s_i \end{array}$$



└ Obvody


└ Úplná sčítáčka, vícemístná sčítáčka

$x_i$	$y_i$	$p_{i-1}$	$s_i$	$p_i$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

└ Obvody

└ Úplná sčítačka, vícemístná sčítačka

# Vícemístná sčítačka



- **Př.:** Navrhněte sčítačku pro 32 řádů a zapište pravdivostní tabulku ( $2 \times 32$  vstupů, 32 výstupů).

kniha 45 ř./s. a 500 stran = 22 500 ř.

knihovna na celou stěnu: 2 000 knih

knihoven : 400 miliard

protože pravd. tabulka by měla  $2^{64}$  řádků =  $18 \times 10^{18}$


└ Obvody

└ Sekvenční logické obvody, klopný obvod RS

# Sekvenční logické obvody




Sekvenční obvod:



- **Základní paměťový člen: Klopný obvod RS**

- R ... RESET (nulování)
- S ... SET (nastavení)



R	S	$Q_i$	$\bar{Q}_i$
0	1	1	0
1	0	0	1
0	0	$Q_{i-1}$	$\bar{Q}_{i-1}$
1	1	zakázaný stav	

Obvod řízený jedničkami


- RS řízený nulami:

$\bar{R}$	$\bar{S}$	$Q_i$
1	0	1
0	1	0
1	1	$Q_{i-1}$
0	0	Zakázaný stav

└ Obvody

└ Sekvenční logické obvody, klopný obvod RS


## RS řízený nulami



└ Obvody



└ Sekvenční logické obvody, klopný obvod RS

## RS řízený jedničkami



└ Obvody

└ Sekvenční logické obvody, klopný obvod RS




Obvod RS řízený jedničkami s časovou synchronizací.

- **Klopný obvod řízený**


- hladinou

- horní
  - dolní



- hranou

- čelem impulsu (nástupní hrana)
  - týlem impulsu (sestupná hrana)




└ Obvody

└ Klopny obvod D


## Klopny obvod D

- D ....delay (vzorkovací K.o.)



D	C	$Q_i$
1	1	1
0	1	0
?	—	$Q_{i-1}$


- Realizace D-KO pomocí RS:





└ Obvody

└ Klopny obvod D

## Klopny obvod JK



J	K	$Q_i$
0	1	0
1	0	1
0	0	$Q_{i-1}$
1	1	$\bar{Q}_{i-1}$




U většiny KO navíc:


R....reset

# Typické sekvenční obvody v počítačích

- Sériová sčítáčka:




- Paralelní registr = střádač:




# Přenos informací v systému

- Sériový:




- Paralelní:




Převod sériová  
informace → paralelní  
pomocí posuvného  
registru

# Sériový přenos

Dvoustavová komunikace




Čtyřstavová komunikace




Přenosová rychlosť

- v bitech za sekundu
- v počtu změn stavu za sekundu (baud rate, Bd)


- Uvnitř počítače přenos paralelně pomocí **sběrnice**.  
Využití paralelních registrů:



- Sériový registr (posuvný registr):




Jedním taktem signálu CLK se informace posune o **jeden** D-KO.




Sériový registr (posuvný registr)


- Čítače:



Dvojkový čítač 0...15, 0...15, ...



Řízen sestupnou hranou impulsu! Každá sestupná hrana vyvolá reakci.



Dvojkový čítač 0...15


└ Obvody

└ Sčítačka v BCD kódu

# Sčítačka v BCD kódu


- Součet dvou čísel vyjádřený:

Dvojkové:	BCD:	Desítkové:
0 0000	0 0000	0
0 0001	0 0001	1
...	...	...
0 1001	0 1001	9
0 <b>1010</b>	1 0000	10
0 <b>1011</b>	1 0001	11
0 <b>1100</b>	1 0010	12
0 <b>1101</b>	1 0011	13
0 <b>1110</b>	1 0100	14
0 <b>1111</b>	1 0101	15
<b>1</b> 0000	1 0110	16
<b>1</b> 0001	1 0111	17
<b>1</b> 0010	1 1000	18
<b>1</b> 0011	1 1001	19

  
převod  $2 \rightarrow \text{BCD}$

└ Obvody

└ Sčítáčka v BCD kódu




## Násobičky

- Sekvenční násobení (bez znaménka)



## Kombinační násobička




└ Obvody


  └ Rotace bitů, logický a aritmetický posun

# Rotace bitů

- Doleva



- Doprava




└ Obvody


└ Rotace bitů, logický a aritmetický posun

## Logický posun (Logical shift)

- Doleva




- Doprava




# Aritmetický posun (Arithmetic shift)

- Doleva



- Znaménkový bit se nemění !
- $\sim$  násobení  $\times 2$

- Doprava




- Znaménkový bit se kopíruje do nižšího řádu.
- $\sim$  dělení /2

└ Obvody

└ Rotace bitů, logický a aritmetický posun


## Blok operační jednotky



└ Obvody

└ Obvod pro rotaci bitů vpravo, vlevo a beze změny, komparátor


# Obvod pro rotaci vlevo, vpravo a beze změny



└ Obvody

└ Obvod pro rotaci bitů vpravo, vlevo a beze změny, komparátor

# Komparátor



# Paměti

- Máme tyto druhy:
  - vnější paměti
  - vnitřní paměti
  - registry

- **Parametry pamětí:**

- vybavovací doba (tj. čas přístupu k záznamu v paměti) = 10 ns...100 ms
- rychlosť toku dat (tj. počet přenesených bitů za sekundu)
- kapacita paměti (tj. počet bitů, slabik, slov)
- cena za bit
- přístup
  - přímý
  - sekvenční
- destruktivnost při čtení
- energetická závislost a nezávislost
- statika a dynamika
- spolehlivost – definujeme v rozmezí teplot (např. 1 porucha za 5000 hodin, 1 chyba na 10<sup>13</sup> bitů toku)

- **Parametry aplikované na typech pamětí:**

- vnější paměti
- vnitřní paměti
- zápisníková paměť = sada registrů
- řídící paměť - pro zaznamenání stavu programů
- vyrovnávací paměť (též cache) – k vyrovnání rozdílů v toku dat
  - mezi procesorem a pamětí
  - mezi procesorem a V/V zařízením

## Zkratky a pojmy:

**DIMM** Dual In-line Memory Module

Rozmístění kontaktů po obou stranách modulu.

Bylo SIMM (Single In-line Memory Module).

**DRAM** Dynamic Random Access Memory

Dynamická paměť, integrovaný refresh.

**SDRAM** Synchronous Dynamic Random Access Memory

Synchronizace taktu paměti a taktem sběrnice.

**DDR** Double Data Rate

V jednom taktu se přenáší dva bity (při vzestupné a při sestupné hraně impulsu)

DDR2/3 paměti pro vyšší frekvence sběrnice

(DDR2 od 400 MHz, DDR3 od 800 MHz)

DDR 2,5 V; DDR2 1,8 V; DDR3 1,5 V

**ECC** Error Checking and Correction/Error-Correcting Code

Nalezení a oprava jednobitové (příp. vícebitové) chyby.

**CL** Column Address Strobe Latency

Poměr mezi vnitřními a vnějšími taktovacími impulsy.

CL2 jsou rychlejší než CL3.

**Registered** Registered Memory


Paměť doplněná o další registry, ve kterých se podrží informace o zpracovávaných adresách. Zvláště pro servery s větším objemem pamětí.

**FSB** Front Side Bus


Sběrnice, která propojuje procesor a operační paměť.

## Vnitřní paměti

- Klasifikace pamětí podle způsobu čtení a zápisu:




- Fyzická struktura paměti:




- Paměť pro čtení a zápis:
  - RWM (Read-Write Memory)
  - RAM (Random Access Memory)
- operační paměť počítačů
- nejrozšířenější – polovodičové paměti
  - Bipolární TTL: 1-10  $\mu$ s ;  $10^{-3}$ W/bit
  - Unipolární NMOS: 10-100  $\mu$ s;  $10^{-4}$ W/bit
  - Unipolární CMOS: 10-100  $\mu$ s;  $10^{-5}$ W/bit
  - SRAM, DRAM
  - energeticky závislé
  - nedestruktivní

## Archaický typ – feritové paměti




**ZÁPIS** koexistencí proudů výběrového a č/z vodiče

**ČTNÍ** zápisem "0" se na č/z vodiči indukuje vysoké nebo nízké napětí, původní hodnotu obnovit zpětným zápisem. → **Destruktivní čtení**



└ Paměti



└ Vnitřní paměti




## Permanentní paměti

- paměti určené pouze pro čtení
- základem je **ROM** (read only memory)

- ROM



- PROM (programable ROM)



Tavná spojka NiCr

- **EPROM (erasable PROM)**


- mazání – působením UV záření (cca. 20 minut speciální lampou) se obsah maže tím, že se elektrony rozptýlí
- programování – elektricky; elektrony se shromáždí na jedné straně přechodu..

- **EEPROM (electrically EPROM)**


- mazání elektrickým proudem = **RMM** (read mostly memory)

# Asociativní paměť

= CAM (contents addressable memory)



## Zapojení 1 bitu klíče:



# Procesor

- Procesor je synchronní stroj řízený řadičem.
- Základní frekvence = **takt procesoru**
- **Strojový cyklus** = čas potřebný k zápisu (čtení) slova z paměti (např. 3 takty)
- **Instrukční cyklus** = čas potřebný pro výběr a provedení instrukce
- Příklad formátu instrukce:


Operační kód (operační znak)	Adresa operandu / operand	Adresa 2. operandu / 2. operand ne u všech instrukcí

- Fáze procesoru:
  - výběr
    - operačního kódu z paměti
    - operandu / adresy operandu z paměti
  - provedení instrukce
  - přerušení, ...
- Výběr instrukcí je řízen registrem:
  - čítač instrukcí (adres)
  - PC (Program Counter)
  - IP (Instruction Pointer, alternativní název k PC)
- Po provedení instrukce se zvyšuje o délku instrukce. Plní se např. instrukcí skoku, ...

# Počítač

- pracující ve dvojkovém doplňkovém kódu
- registry
  - **A** - střádač - 8bitový (slabika) (Accumulator)
  - **PC** - čítač instrukcí - 16bitový (slovo) (Program Counter)
- paměť
  - 64 KB
  - adresovatelná jednotka = slabika
  - PC - čítač instrukcí - 16bitový (slovo)
  - data - 8bitová

- příklad - zapojení mikroprocesoru Intel 8080 (1979) - 8bitový procesor



## 8bitový procesor

$\overline{WR}$  – Write, řízení zápisu do paměti

$\Phi_1$ ,  $\Phi_2$  – impulsy vnějších hodin



# I. část instrukčního souboru

- **LDA adresa** - Load A Direct
  - naplní registr A obsahem slabiky z paměti
  - uložení instrukce v paměti:

operační znak	16bitová adresa paměti	
3Ah	nižší slabika adresy	vyšší slabika adresy

# I. část instrukčního souboru

- **STA adresa** - Store A Direct
  - Uloží reg. A do paměti
  - uložení instrukce v paměti:

operační znak	16bitová adresa paměti	
32h	nižší slabika adresy	vyšší slabika adresy

# I. část instrukčního souboru

- **JMP adresa** - Jump Unconditional
  - nepodmíněný skok na adresu
  - uložení instrukce v paměti:

operační znak	16bitová adresa paměti	
0DAh	nižší slabika adresy	vyšší slabika adresy

- Příklad: X := Y;

LDA 101h

STA 100h

- Proměnné v paměti:

100h X

101h Y

- Instrukce v paměti:

200h LDA 101h

203h STA 100h

206h ...

adresa	200h	201h	202h	203h	204h	205h	206h
obsah	3Ah	01	01	32h	00	01	...

## Interní registry (programátorovi neviditelné)

### IR

- instrukční registr (8bitový)
- je napojen na dekodér instrukcí (řadič)

### DR

- datový registr (8bitový)
- registr pro čtení/zápis dat z/do paměti

### AR

- adresový registr (16bitový)
- adresa pro čtení/zápis z/do paměti

$TA = (TA_H, TA_L)$

- Temporary Address Register (16bitový),  
skládá se z:

$TA_H$  (TA High - 8 bitů),  $TA_L$  (TA Low - 8 bitů)

# Fáze procesoru (mikroinstrukce)

- Fáze instrukce **LDA adresa**

$200 \rightarrow PC$

počáteční nastavení PC

$PC \rightarrow AR, 0 \rightarrow WR, DR \rightarrow IR$

výběr operačního znaku

$PC + 1 \rightarrow AR, 0 \rightarrow WR, DR \rightarrow TA_L$

výběr operandu

$PC + 2 \rightarrow AR, 0 \rightarrow WR, DR \rightarrow TA_H$

výběr operandu

$TA \rightarrow AR, 0 \rightarrow WR$

$DR \rightarrow A$

provedení instrukce

$PC + 3 \rightarrow PC$

aktualizace PC

## Fáze procesoru (mikroinstrukce)

- Fáze instrukce **STA adresa**

$PC \rightarrow AR$ ,  $0 \rightarrow WR$ ,  $DR \rightarrow IR$

$PC + 1 \rightarrow AR$ ,  $0 \rightarrow WR$ ,  $DR \rightarrow TA_L$

$PC + 2 \rightarrow AR$ ,  $0 \rightarrow WR$ ,  $DR \rightarrow TA_H$

$A \rightarrow DR$

$TA \rightarrow AR$ ,  $1 \rightarrow WR$

$PC + 3 \rightarrow PC$

## Fáze procesoru (mikroinstrukce)

- Fáze instrukce **JMP adresa**

$PC \rightarrow AR$ ,  $0 \rightarrow WR$ ,  $DR \rightarrow IR$

$PC + 1 \rightarrow AR$ ,  $0 \rightarrow WR$ ,  $DR \rightarrow TA_L$

$PC + 2 \rightarrow AR$ ,  $0 \rightarrow WR$ ,  $DR \rightarrow TA_H$

$TA \rightarrow PC$

- další registry: B, C, D, E, H, L (8bitové)
- instrukce přesunu mezi registry:

**MOV r1,r2**       $r_i = \{A,B,C,D,E,H,L\}$        $r1 \leftarrow r2$

kódování - 1 slabika (kombinace registrů je součástí operačního znaku)

- Fáze **MOV r1,r2**

PC → AR, 0 → WR, DR → IR

r2 → r1

PC + 1 → PC

# Aritmetické instrukce

- Fáze instrukce **INR r** (Increment Register)

$PC \rightarrow AR$ ,  $0 \rightarrow WR$ ,  $DR \rightarrow IR$

$r + 1 \rightarrow r$

$PC + 1 \rightarrow PC$

- Fáze instrukce **ADD r** (Add Register to A)

$PC \rightarrow AR$ ,  $0 \rightarrow WR$ ,  $DR \rightarrow IR$

$A + r \rightarrow A$

$PC + 1 \rightarrow PC$

- Fáze instrukce **CMA** (Complement A = inverze všech bitů)

$PC \rightarrow AR$ ,  $0 \rightarrow WR$ ,  $DR \rightarrow IR$

$\overline{A} \rightarrow A$

$PC + 1 \rightarrow PC$


# Příznakový registr F procesoru I8080

## Z (Zero)

- = 1 při nulovém výsledku operace
- = 0 při nenulovém

S (Sign) Kopie znaménkového bitu výsledku operace

CY (Carry) Kopie bitu přenášeného z nejvyššího řádu výsledku operace




# Příznakový registr F procesoru I8080

## P (Parity)

- = 1 při sudé paritě výsledku
- = 0 při liché paritě výsledku

AC (Auxiliary Carry) přenos mezi bitem 3 a 4 výsledku



## Příznaky

Příznaky **nastavují** instrukce: INR, ADD, CMA

Příznaky **nemění** instrukce: LDA, STA, JMP, MOV

- Fáze instrukce **CMP r** (Compare Register with A)

PC → AR, 0 → WR, DR → IR

A - r → nastavení příznaků

PC + 1 → PC

## Podmíněné skoky

- tj. skoky podle obsahu příznakového registru
- Vzor instrukce: Jpodmínka      adresa
- $PC \rightarrow AR, 0 \rightarrow WR, DR \rightarrow IR$   
if podmínka then
  - $PC + 1 \rightarrow AR, 0 \rightarrow WR, DR \rightarrow TA_L$
  - $PC + 2 \rightarrow AR, 0 \rightarrow WR, DR \rightarrow TA_H$
  - $TA \rightarrow PC$
- else
  - $PC + 3 \rightarrow PC$
- fi

# Instrukce

JC CY=1

JNC CY=0

JZ Z=1

JNZ Z=0

JP S=0

JM S=1

# Příklady

- X ... 100h
- Y ... 101h

X := X - Y;

X := X + Y;

LDA 100h

MOV B, A

LDA 101h

ADD B

STA 100h

LDA 100h

MOV B, A

LDA 101h

CMA

INR A

ADD B

STA 100h

## Příklady

if X=Y then ANO else NE;

```
LDA 100h  
MOV B,A  
LDA 101h  
CMP B  
JZ ANO
```

NE:

```
...  
JMP VEN
```

ANO:

```
...
```

VEN:

if X<Y then ANO else NE;

```
LDA 101h  
MOV B,A  
LDA 100h  
CMP B ; X-Y  
JM ANO
```

NE:

```
...  
JMP VEN
```

ANO:

```
...
```

VEN:

## Odečítat X-Y nebo Y-X ?

	X < Y	<b>X-Y</b>	Y-X
ANO	3 3	5 <b>-2</b> <b>-1</b>	2 1
NE	3 3 3	3 2 1	0 -1 -2

## Příklady

if X<=Y then ANO else NE;

```
LDA 100h
MOV B,A
LDA 101h
CMP B      ; Y-X
JP ANO
NE:
...
JMP VEN
ANO:
...
VEN:
```

while i>=X do BLOK;

```
102h i
...
OPAKUJ: LDA 100h
        MOV B,A
        LDA 102h
        CMP B      ; i-X
        JP BLOK
        JMP KONEC
BLOK:
...
JMP OPAKUJ
KONEC:
```


# Uložení instrukcí v paměti

- for i:= 1 to X do B;

0FFh	1
100h	X
102h	i
...	
...	
200h	LDA 0FFh
203h	STA 102h ; i := 1
206h	MOV B, A ; reg. B := i
207h	LDA 100h
20Ah	CMP B ; X - i
20Bh	JM 30Ah
20Eh	blok B
...	
...	
300h	LDA 102h
303h	INR A
304h	STA 102h ; i := i + 1
307h	JMP 206h
30Ah	

# Zásobník

- Struktura Last - in, First - out (LIFO)
- Umístěn kdekoli v operační paměti




└ Pojmy

└ Zásobník, volání podprogramu, V/V operace

## Zásobník roste shora dolů

Zásobník roste od vyšších adres k nižším:



└ Pojmy

└ Zásobník, volání podprogramu, V/V operace

# Zásobník

- Registr SP Stack Pointer (16bitový)

Plnění SP instrukcí **LXISP hodnota** Load Immediate

Fáze instrukce:

PC → AR, 0 → WR, DR → IR

PC + 1 → AR, 0 → WR, DR →  $TA_L$

PC + 2 → AR, 0 → WR, DR →  $TA_H$

TA → SP

PC + 3 → PC

## Práce se zásobníkem

- Instrukce:

PUSH B | D | H | PSW

POP B | D | H | PSW

- Fáze instrukce **PUSH B|D|H|PSW**

PC → AR, 0 → WR, DR → IR

SP - 1 → AR, B | D | H | A → DR, 1 → WR

SP - 2 → AR, C | E | L | FI → DR, 1 → WR

SP - 2 → SP

PC + 1 → PC

- FI (Flags, příznaky uspořádané do registru)

- Fáze instrukce **POP B|D|H|PSW**

$PC \rightarrow AR$ ,  $0 \rightarrow WR$ ,  $DR \rightarrow IR$

$SP \rightarrow AR$ ,  $0 \rightarrow WR$ ,  $DR \rightarrow C | E | L | FI$

$SP + 1 \rightarrow AR$ ,  $0 \rightarrow WR$ ,  $DR \rightarrow B | D | H | A$

$SP + 2 \rightarrow SP$


$PC + 1 \rightarrow PC$

└ Pojmy

└ Zásobník, volání podprogramu, V/V operace

## Příklad

- LXISP 1000h  
PUSH B  
PUSH D




- **Pozor, žádná kontrola podtečení !**

# Zásobník a volání podprogramu

- Instrukce:
  - **CALL** adresa
  - **RET**
- Příklad:

100h CALL 200h  
103h  
⋮ (3)  
200h  
⋮ (2)  
210h RET  
211h

1000h  
0FFEh  
0FFCh  
0FFAh  
0FF8h  
0FF6h  
⋮



- Fáze instrukce **CALL**

$PC \rightarrow AR$ ,  $0 \rightarrow WR$ ,  $DR \rightarrow IR$

$PC + 3 \rightarrow TA$

$SP - 1 \rightarrow AR$ ,  $TA_H \rightarrow DR$ ,  $1 \rightarrow WR$

$SP - 2 \rightarrow AR$ ,  $TA_L \rightarrow DR$ ,  $1 \rightarrow WR$

$SP - 2 \rightarrow SP$

$PC + 1 \rightarrow AR$ ,  $0 \rightarrow WR$ ,  $DR \rightarrow TA_L$

$PC + 2 \rightarrow AR$ ,  $0 \rightarrow WR$ ,  $DR \rightarrow TA_H$

$TA \rightarrow PC$

- Fáze instrukce **RET**

$PC \rightarrow AR$ ,  $0 \rightarrow WR$ ,  $DR \rightarrow IR$

$SP \rightarrow AR$ ,  $0 \rightarrow WR$ ,  $DR \rightarrow TA_L$

$SP + 1 \rightarrow AR$ ,  $0 \rightarrow WR$ ,  $DR \rightarrow TA_H$

$SP + 2 \rightarrow SP$

$TA \rightarrow PC$

└ Pojmy

└ Zásobník, volání podprogramu, V/V operace

## Instrukce nepřímého ...

**LDAX 100h**

**100h**

**200h**

**200h**

**5**

**A:= 5**

**STAX ...**

**JMPX ...**

**TAX = (TAX<sub>H</sub>, TAX<sub>L</sub>)**

**DÚ: mikro-INSTRUKCE**

└ Pojmy

└ Zásobník, volání podprogramu, V/V operace

## Programování V / V operací

- Instrukce

**OUT** zapíše obsah A na V/V sběrnici

**IN** přečte obsah V/V sběrnice do A

**START** zahájí V / V operaci

**FLAG** adresa skok na adresu, není-li operace hotova



## Příklady

- Přenos  $A_{100h}$  do výstupního zařízení

1000h LDA 100h

1003h OUT

1004h START

1005h FLAG 1005h

1008h

- Čtení vstupního zařízení a uložení do  $A_{100h}$

1000h START

1001h FLAG 1001h


1004h IN

1005h STA 100h

1008h

- Pojem **time-out**

# Multiprogramové zpracování



## Přerušovací systém (Interrupt System)

- program (statický) vs. proces (dynamický)
- umožňuje přerušení běžícího procesu a aktivuje rutinu pro obsluhu přerušení

### Činnost při přerušení:

- ① Přerušení provádění procesu
- ② Úklid PC, A, .....
- ③ provedení obslužné rutiny
- ④ Obnovení PC, A .... a tím pokračování v provádění procesu

## Kdy lze přerušit proces?


- pouze po provedení instrukce (nikoli během ní → instrukce musí dokončit všechny své fáze)
- je-li to povoleno (každý procesor má příznak, kterým se přerušení zakazuje a povoluje).

Např. **IF (Interrupt FLAG)**.

Instrukce STI (přerušení povoleno, tj. IF:=1)

Instrukce CLI (přerušení zakázáno, tj. IF:=0)

- procesor nelze přerušit bezprostředně po zahájení obsluhy předchozího přerušení
- přerušení se vyvolá signálem **Interrupt** (žádost o přerušení)



- Při přerušení se uplatní tyto fáze:

PC → TA

SP - 1 → AR,  $TA_H \rightarrow DR$ , 1 → WR

SP - 2 → AR,  $TA_L \rightarrow DR$ , 1 → WR

SP - 2 → SP

0 → IF


adresa programu pro obsluhu přerušení → PC

## Příklad konstrukce programu pro obsluhu přerušení

100h	PUSH PSW	úklid registru A a příznaků
101h	PUSH B	úklid registrů B a C
102h	PUSH D	úklid registrů D a E
103h	PUSH H	úklid registrů H a L
104h	...	obsluha přerušení
...	...	
...	POP H	obnovení registrů H a L
...	POP D	obnovení registrů D a E
...	POP B	obnovení registrů B a C
...	POP PSW	obnovení registru A a příznaků
...	STI	povolení přerušení
...	RET	návrat do přerušeného procesu

# Signál RESET

- Nastavení počítače do počátečních podmínek a předání řízení zaváděcímu programu v permanentní paměti
- Příklad: Rozdělení paměti 'našeho' pomyslného počítače:



- Signál Reset se uplatní kdykoli - tj. i uvnitř fází instrukce
- **Fáze RESET:**
  - 0 → IF (zakázání přerušení)
  - 64512 → PC (skok do ROM)
- **Činnosti po zapnutí počítače:**
  - ① vyčkání asi 1s (doba náběhu a ustálení zdroje)
  - ② generování signálu RESET

# Virtuální paměť

**V PAMĚTI:**

RÁMEC 0
RÁMEC 1
RÁMEC 2
RÁMEC 3
⋮
RÁMEC 255

1 MB

**NA DISKU:**


STRÁNKA 0
STRÁNKA 1
STRÁNKA 2
STRÁNKA 3
STRÁNKA 4
⋮
STRÁNKA 1M - 1

4 GB

Rámeček (Frame) je stejně  
velký prostor  
jako stránka (Page) = 4k

# Virtuální paměť

- Každý odkaz na paměť obsahuje virtuální adresu:



# Algoritmus LRU - Least Recently Used

Výběr nejdéle nepoužívané položky:

- ① Ve VP vybavit každý blok čítačem, který se při:
  - volání daného bloku nuluje
  - volání jiného bloku inkrementuje o jedničku

**V případě potřeby se vyřadí blok s nejvyšší hodnotou**

**bloky:**

1	2	3	4
1	0	1	1
2	1	0	2
3	2	0	3
4	3	1	0

**volání:**


- bl. 2
- bl. 3
- bl. 3
- bl. 4

# Algoritmus LRU

## 2) Pomocí neúplné matice s prvky nad hlavní diagonálou

- každý prvek je jednobitová paměť
- při volání bloku  $i$  se:
  - jedničkuje  $i$ -tý řádek
  - nuluje  $i$ -tý sloupec
- nejdéle nepoužité paměťové místo má:
  - v řádku nuly
  - ve sloupci jedničky


## Realizace LRU



└ Pojmy

└ Algoritmus LRU

## Realizace LRU



└ Pojmy

└ Algoritmus LRU

## Realizace LRU

	6	5	4	3	2	1
1		0				0
2	1	0	1	1		
3		0				
4		0				
5		1				
6						

Pořadí volání :  
2, 5, 6, 1, 3, 4

└ Pojmy


└ Algoritmus LRU

## Realizace LRU

	6	5	4	3	2	1
1	1	1	0	0	1	
2	0	0	0	0		
3	1	1	0			
4	1	1				
5	0					
6						

Pořadí volání :  
2, 5, 6, 1, 3, 4

## Vyrovnávací (cache) paměť, použití LRU




- Není nutné vždy přepisovat blok z VP zpět do OP.
- Který blok při zaplnění VP vyhodit? (použití LRU)

# Jedna paměť, jedna cache a dva různé přístupy

V cache může být nevalidní informace, pokud je do paměti přístup jinou cestou, než přes cache:

- Napojení OP na VP a na kanál:



- V multiprocesorových systémech při sdílení jedné paměti více procesory.

# Procesor Intel 8086 a 8088



## Procesor 8086

- 16bitový procesor
- 1978 – 1982
- základní procesor řady INTEL x86
- frekvence max. 10 MHz

## Procesor 8088

- 16bitový procesor do 8bitového prostředí
- 1979 – 1982

# Zapojení procesorů 8086/88



**INTR** Signál žádosti o maskovatelné přerušení.

**TEST** Signál testovatelný instrukcí WAIT. Při TEST=L program pokračuje další instrukcí.

**NMI** Signál nemaskovatelného přerušení.


**RESET** Signál okamžitě ukončující aktivitu CPU a předávající řízení instrukci na adresu 0FFFF0h.

**LOCK** Uzamčení sběrnice pro procesor, který nastavil LOCK=L instrukčním prefixem LOCK.


**M/IO** Rozlišuje, zda adresa patří paměti nebo V/V v procesoru 8086.

## Typy dat zpracovávané procesory Intel

### **Little-Endian:**



# Adresace paměti procesoru 8086



Adresu zapisujeme ve tvaru *segment : offset*.


Zápis  $01A5 : 0012_{16}$  představuje tedy dvacetibitovou adresu  $01A62_{16}$ .

Procesor 8086 pro uložení segmentu poskytuje čtyři 16bitové **segmentové registry**:

- **CS** (Code Segment) je určen pro výpočet adresy instrukce,
- **DS** (Data Segment) slouží pro výpočet adresy dat,
- **SS** (Stack Segment) se použije při přístupu k zásobníku a
- **ES** (Extra Segment) je může obsahovat pomocný datový segment.


## Umíštování procesu/segmentu do paměti

Do instrukcí typu 'LDA adresa' se na místo adresy vkládá offset. Segmentovým registrem se určuje, kde je segment umístěn v paměti.



## Zásobník v paměti

Instrukcemi PUSH/POP se mění pouze offset, nikoli segment. Zásobník proto "nevyteče" ze 64KB segmentu.



Zásobník viz dále.

# Registry procesoru 8086

## Všeobecné registry

AX	AH	AL	Accumulator
BX	BH	BL	Base
CX	CH	CL	Counter
DX	DH	DL	Data
SI	Source Index		
DI	Destination Index		
BP	Base Pointer		
SP	Stack Pointer		
15			
0			

## Segmentové registry

CS	Code Segment
DS	Data Segment
ES	Extra Segment
SS	Stack Segment

## Řídicí registry

IP	Instruction Pointer
F	Flags

# Implicitní přiřazení segmentových registrů

<i>Při přístupu k</i>	<i>se použije registr</i>	<i>Operace</i>
instrukcím	<b>CS</b> (Code Segment)	Výběr operačního kódu nebo přímého operandu.
zásobníku	<b>SS</b> (Stack Segment)	Při všech přístupech k zásobníku nebo ve spojitosti s registrem BP.
datům	<b>DS</b> (Data Segment)	Při všech přístupech k datům v paměti vyjma zásobníku a přímých operandů. V řetězcových operacích segmentuje zdrojový operand.
alternativním datům	<b>ES</b> (Extra Segment)	V řetězcových operacích pro segmentování cílového operantu.

Registr s offsetem	Implicitně použitý segmentový registr
SP	SS
BP	SS
BX	DS
SI	DS
DI	DS (ES v řetězcových operacích)
BP v kombinaci s SI nebo DI	SS
BX v kombinaci s SI nebo DI	DS

**Explicitní přiřazení** segmentového registru offsetovému lze zadat např.:

MOV AH, CS:[BX]

Nepřímá adresa CS:BX (nikoli DS:BX)

ADC AH, ES:Adresa

Přímá adresa segmentovaná přes ES

## Příznakový registr 8086

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				OF	DF	IF	TF	SF	ZF		AF		PF		CF

CF (Carry Flag) obsahuje přenos z nejvyššího bitu, a to jak při práci s 8 nebo 16bitovým operandem.

PF (Parity Flag) se nastaví na jedničku, pokud dolní osmice bitů výsledku právě provedené operace obsahuje sudý počet "1" (sudá parita výsledku).

AF (Auxiliary Carry Flag) je rozšířením příznaku CF pro přenos přes hranici nejnižší půlslabiky operandu (vždy z bitu 3 do 4 bez ohledu na šířku operandu). Má význam v BCD aritmetice.

ZF (Zero Flag) je nastaven při nulovém výsledku právě dokončené operace.

SF (Sign Flag) je kopií znaménkového bitu výsledku operace.

## Příznakový registr 8086 - pokračování

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				OF	DF	IF	TF	SF	ZF		AF		PF		CF

**OF** (Overflow Flag) se nastaví na jedničku, pokud při právě dokončené operaci došlo k aritmetickému přeplnění (výsledek spadá mimo rozsah zobrazení).

**TF** (Trap Flag) uvádí procesor do krokovacího režimu, ve kterém je po provedení první instrukce generováno přerušení (INT 1). Příznak lze nastavit pouze přes zásobník instrukcí IRET.

**IF** (Interrupt Enable Flag) nulový zabrání uplatnění vnějších maskovatelných přerušení (generovaných signálem INTR).

**DF** (Direction Flag) řídí směr zpracovávání řetězcových operací.

## Zásobník

- Zásobník procesor implementuje jako strukturu LIFO kdekoli v operační paměti. Všechny odkazy na zásobník jsou segmentovány přes registr SS.
- Příklad: Dno zásobníku je na adrese SS:0A1A. Zásobník byl do současného stavu naplněn posloupností instrukcí, které zapsaly hodnoty: 0AA01, 11AA, 3C00.

SS:0A1A Dno zásobníku

0A18	0AA01
0A16	11AA
0A14	3C00
0A12	
0A10	
	:

← Vrchol zásobníku: SS:SP = SS:0A14

- Výběr a zápis do zásobníku řídí registr **SP** (Stack Pointer), který obsahuje adresu právě zapsané položky.

## PUSH

Instrukce **PUSH** provede činnosti v následujícím pořadí:

- 1. sníží obsah SP o dvě
- 2. na adresu SS:SP uloží obsah 16bitového operandu.

## POP

Instrukce **POP** provede tyto akce:

- 1. operand naplní 16bitovým obsahem adresy SS:SP
- 2. zvýší obsah SP o dvě

- Procesor 8086 nemá žádný prostředek, kterým by hlídal maximální mez naplnění zásobníku.

## Přerušení v 8086

- **Vnější** (gen. technickými prostředky)
  - nemaskovatelná (signál NMI)
  - maskovatelná (signál INTR)
- **Vnitřní** (gen. programově)
  - instrukcí INT  $n$
  - chybou při běhu programu

# Vektor adres rutin obsluhujících přerušení

Adresa v paměti

	<i>offset</i>	<i>segment</i>
0:0000		
0:0004		
0:0008		
0:000C		
	:	:
0:03FC		

Číslo přerušení

INT 0

INT 1

INT 2

INT 3

INT OFFh

Každé přerušení provede akce v tomto pořadí:

- 1. do zásobníku se uloží registr příznaků (F),
- 2. vynulují se příznaky IF a TF,
- 3. do zásobníku se uloží registr CS,
- 4. registr CS se naplní 16bitovým obsahem adresy  $n \times 4 + 2$ ,
- 5. do zásobníku se uloží registr IP,
- 6. registr IP se naplní 16bitovým obsahem adresy  $n \times 4$ .

## Návrat do přerušeného procesu

Návrat do přerušeného procesu a jeho pokračování zajistí instrukce IRET, která provede činnosti v tomto pořadí:

- 1. ze zásobníku obnoví registr IP,
- 2. ze zásobníku obnoví registr CS,
- 3. ze zásobníku obnoví příznakový registr (F).

## Srovnání návratu z přerušeného procesu

- "Náš" procesor:

...

POP PSW

STI

RET

- Procesor 8086:

...

POP AX


IRET

## Rezervovaná přerušení 8086

INT <i>n</i>	Význam
0	Celočíselné dělení nulou (Divide by Zero)
1	Krokovací režim (Single-Step)
2	Nemaskovatelná přerušení (NMI)
3	Ladící bod (Breakpoint Trap)
4	Přeplnění (Overflow Trap)

- INT 0 při dělení nulou v instrukcích DIV a IDIV. Obsah CS:IP uložený do zásobníku ukazuje **za** (v 80286 a vyšších **na**) instrukci, která přerušení způsobila.
- INT 1 po provedení instrukce, je-li TF=1.
- INT 2 po přijetí signálu NMI (v 8086 pouze chyba parity v paměti), který nelze zakázat nulovou hodnotou příznaku IF.
- INT 3 se používá společně s přerušením INT 1 v ladících systémech. Přerušení 03h se vygeneruje po dekódování speciální jednoslabikové instrukce INT 3 (s operačním kódem 0CCh). Přerušení uloží do zásobníku obsah CS:IP ukazující na slabiku bezprostředně za touto instrukcí.
- INT 4 provede instrukce INTO (Interrupt on Overflow), je-li v okamžiku jejího dekódování nastaven příznak OF=1. CS:IP ukazuje na slabiku za touto instrukcí.

## Krokovací režim (TF=1)



## Počáteční spuštění krokovacího režimu

MOV AX, 0x0100 ;nastavení TF=1

PUSH AX

MOV AX, segmentová část adresy 1. instrukce

PUSH AX

MOV AX, 0 ;offsetová část adresy 1. instrukce

PUSH AX

IRET

Pozn. IRET provede:

POP IP

POP CS

POP F

## Počáteční nastavení procesoru

Procesor je inicializován aktivní úrovní signálu RESET.

<i>Registr</i>	<i>Obsah</i>
Příznakový registr	0
IP	0
DS, ES, SS	0
CS	0FFFFh

Tzn., že první instrukce, kterou bude procesor po inicializaci signálem RESET zpracovávat, je umístěna na adrese 0FFF:0000h, tj. 0FFF0h (15 bajtů od konce).

# Adresovací techniky

Instrukce: Op. kód Operand(y)

**Registr**

**Přímý operand**

**Přímá adresa**

(totožné s MOV AH,[PROM])

**Nepřímá adresa**

**Bázovaná adresa**

**Indexovaná adresa**

(SI, DI)

**Báze + Index**

(BP, BX + SI, DI)

**Přímá + Báze + Index**

PROM

nebo

(SI, DI, SP, BP, BX)

(BP, BX)

nebo

nebo

nebo

nebo

Příklad:

MOV AH,BL

MOV AH,50

DB ?

MOV AH,PROM

MOV AH,DS:[101]

MOV AH,[BX]

MOV AH,[BP+PROM]

MOV AH,[PROM+SI]

MOV AH, PROM[SI]

MOV AH,[BX][DI]

MOV AH,[BP+DI]

MOV AH,PROM[BX][DI]

MOV AH,[PROM+BX+DI]

MOV AH,[PROM+BX+DI+1]

**SEGMENT: PŘÍMÁ ADRESA + BÁZE + INDEX**

## Instrukce MOV

### Instukce MOV příznaky nemění!!


MOV r/m8,r8	MOV AL,BL	AL:=BL
	MOV Slabika,CH	Slabika:=CH
MOV r/m16,r16	MOV BX,CX	
MOV r8,r/m8		
MOV r16,r/m16		
MOV r/m16,segmentový registr	MOV AX,CS	
MOV segmentový registr,r/m16	MOV DS,AX	
	<b>Nelze MOV CS,.. !!!</b>	
MOV r/m8,imm8	MOV Slabika,10	
MOV r/m16,imm16		

**Po instrukci MOV SS,... je po dobu trvání následující instrukce zakázáno přerušení !**

## Rozšíření s respektováním znaménka

Číslo z 8bitového registru rozšířit do 16bitového:

Znaménkový bit objektu, který se má rozšířit, se zkopiuje do všech bitů objektu, o který se rozšiřuje.



# Aritmetické instrukce (celočíselné)

- **ADD**

*	*	*	*	*	*
O	S	Z	A	P	C


- r/m8,imm8      ADD AL,80      AL:=AL+80  
                  ADD Slabika,-10
- r/m16,imm16     ADD CX,10000
- r/m16,imm8      ADD CX,10      ←rozšíření s respektováním znaménka
- r/m8,r8          ADD CH,CL
- r/m16,r16        ADD AX,BX
- r8,r/m8
- r16,r/m16

- **ADC – ADD WITH CARRY**

- ...    ADC AL,CL    AL:=AL+CL+CF

## Použití instrukce ADC

Instrukce ADC se používá na sčítání objektů, jejichž šířka je větší než běžně zpracovávaná šířka objektů.



## Aritmetické instrukce (celočíselné)

- **SUB** – SUBTRACTION
  - ... SUB AL,CL    AL:=AL-CL
- **SBB** – SUBTRACTION WITH BORROW
  - ... SBB AL,CL    AL:=AL-CL-CF
- **CMP** – COMPARE
  - ... CMP AL,CL    F:=AL-CL
- **INC** – INCREMENT

*	*	*	*	*	
O	S	Z	A	P	C

INC r/m8    INC Slabika    Slabika:=Slabika+1  
INC r/m16    INC DX

## Aritmetické instrukce (celočíselné)

- **DEC** – DECREMENT

... DEC Slabika    Slabika:=Slabika-1

- **NEG** – DVOJKOVÝ DOPLŇEK

*	*	*	*	*	*	*
O	S	Z	A	P	C	

... NEG Slabika    Slabika:=-Slabika

- **CBW** – CONVERT BYTE TO WORD

O	S	Z	A	P	C	

... CBW    AX:=AL **se zachováním znaménka**

## Aritmetické instrukce (celočíselné)

- **CWD** – CONVERT WORD TO DOUBLEWORD

**DX&AX := AX**

CWD vyšší ↓ ↓ nižší bity

- **IMUL** – SIGNED MULTIPLICATION respektuje znaménka!

*	?	?	?	?	*
O	S	Z	A	P	C

IMUL r/m8    IMUL BL    AX:=AL \* BL

IMUL Slabika AX:=AL \* Slabika

**IMUL r/m16**    **IMUL CX**    **DX&AX:=AX \* CX**

**IMUL Slovo**      **DX&AX:=AX \* Slovo**

- **MUL** – UNSIGNED MULTIPLICATION – Neuvažuje znaménkový bit, jinak stejné jako IMUL

# Aritmetické instrukce (celočíselné)

- **IDIV – SIGNED DIVIDE**

?	?	?	?	?	?
O	S	Z	A	P	C

IDIV r/m8	IDIV BL	AL:=AX ÷ BL AH:=AX modulo BL
	IDIV Slabika	AL:=AX ÷ Slabika AH:=AX modulo Slabika
IDIV r/m16	IDIV CX	AX:=DX&AX ÷ CX DX:=DX&AX modulo CX
	IDIV Slovo	AX:=DX&AX ÷ Slovo DX:=DX&AX modulo Slovo

Je-li podíl větší než maximální rozsah zobrazení → INT 0.  
 Zbytek má stejné znaménko jako dělenec.

- **DIV – UNSIGNED DIVIDE – Neznaménkové**

## Logické instrukce

- **AND** – LOGICKÝ SOUČIN PO BITECH

0	*	*	?	*	0
O	S	Z	A	P	C

kombinace parametrů AND AL,7 AL:=AL  $\wedge$  7  
viz "ADD" AND Slovo,1FFFh Slovo:=Slovo  $\wedge$  1FFFh

- #### • OR – LOGICKÝ SOUČET

OR AL,7 AL:=AL  $\vee$  7

- ### • XOR – NONEQUIVALENCE

XOR AL,7 AL:=AL $\oplus$ 7

## Logické instrukce

- NOT – INVERZE BITŮ (JEDNIČKOVÝ DOPLNĚK)  
- příznaky nemění



NOT r/m 8	NOT AH	AH:= $\overline{AH}$
	NOT Slab	Slab:= $\overline{Slab}$
NOT r/m16	NOT SI	SI:= $\overline{SI}$
	NOT Slovo	Slovo:= $\overline{Slovo}$

## Logické instrukce

- **TEST – LOGICAL COMPARE**

0	*	*	?	*	0
O	S	Z	A	P	C

TEST r/m8,imm8

TEST AL,7

F:=AL  $\wedge$  7

TEST Slab,15

F:=Slab  $\wedge$  15

TEST r/m16,imm16


TEST r/m8,r8

TEST r/m16,r16

**AND, OR, XOR ..... r/m16,imm8 ..... znaménkové rozšíření**

# Rotace

- **ROL** – ROTATE LEFT



ROL r/m8,1

ROL r/m8,CL

ROL r/m16,1

ROL r/m16,CL


**8086 : CL neomezeno**

**286,.. : CL  $\wedge$  1Fh**

- **OF** je definováno pouze při rotaci o 1 bit:
- ROL:  $OF := CF \oplus \text{bit}_{n-1}$
- tj. OF se nastaví, pokud se hodnota CF nerovná novému nejvyššímu bitu.

# Rotace

- **ROR – ROTATE RIGHT**



ROR:  $OF := \text{bit}_{n-1} \oplus \text{bit}_{n-2}$

# Rotace

- **RCL** – ROTATE LEFT THROUGH CARRY




# Rotace

- **RCR** – ROTATE RIGHT THROUGH CARRY



## Posuvy


- **SAL** – SHIFT ARITHMETIC LEFT  
**SHL** – SHIFT LOGICAL LEFT
  - obě provedou tutéž akci
  - varianty viz instrukce "ROL"



- znaménko aritmetického násobení  $2^n$   
 $OF := CF \oplus bit_{n-1}$

# Posuvy


- **SAR** – SHIFT ARITHMETIC RIGHT



- OF:= 0

# Posuvy

- **SHR** – SHIFT LOGICAL RIGHT




- OF:= původní  $bit_n - 1$

# Větvení programu

## JMP – JUMP=NEPODMÍNĚNÝ SKOK

- přímý skok (cílová adresa je v instrukci)
  - mění CS
    - vzdálený skok (far jump)
    - plní CS:IP
  - nemění CS - IP := IP + vzdálenost
    - vzdálenost  $\in <0; 65535>$   
sčítá se neznaménkově!!  
= blízký skok (near jump)
    - vzdálenost  $\in <-128; +127>$   
sčítá se znaménkově!!  
= krátký skok (short jump)

# Blízký skok



# Větvení programu

## **JMP** – JUMP=NEPODMÍNĚNÝ SKOK

- nepřímý skok : v instrukci je odkaz na:
  - Registr SI, DI, SP, BP nebo BX (obsahuje offset cílové adresy)
  - Paměť
    - segment : offset
    - offset

# Větvení programu

JMP rel8	JMP SHORT návěští	krátký skok IP:=IP+vzdálenost návěští
JMP rel16	JMP návěští	blízký skok IP:=IP+vzdálenost návěští
JMP ptr16:16	JMP FAR _ PTR návěští	vzdálený skok CS:IP:= segment:offset návěští
JMP r/m16	JMP [BX]	nepřímý blízký skok IP:=BX
	JMP [slovo]	IP:=slovo
JMP m16:16	JMP [dvojslovo]	CS:IP:=dvojslovo nepřímý skok vzdálený

# Podmíněné skoky

## JUMPS CONDITIONAL

- Pouze krátké skoky: vzdálenost <-128; +127>
- Neuvádí se "short"

JUMP SHORT IF..		TESTOVANÁ PODMÍNKA	VÝSLEDEK POSLEDNÍ OPERACE
JE	EQUAL	ZF=1	roven
JZ	ZERO	ZF=1	nulový
JNE	NOT EQUAL	ZF=0	různý
JNZ	NOT ZERO	ZF=0	nenulový
JP	PARITY	PF=1	sudá parita
JPE	PARITY EVEN	PF=1	sudá parita
JNP	NOT PARITY	PF=0	lichá parita
JPO	PARITY ODD	PF=0	lichá parita

# Podmíněné skoky

JUMP SHORT IF..	TESTOVANÁ PODMÍNKA	VÝSLEDEK POSLEDNÍ OPERACE
JS <b>SIGNUM</b>	SF=1	záporný
JNS <b>NOT SIGNUM</b>	SF=0	kladný nebo nulový
JC <b>CARRY</b>	CF=1	nastal přenos
JNC <b>NOT CARRY</b>	CF=0	nenastal přenos
JO <b>OVERFLOW</b>	OF=1	nastalo přetečení
JNO <b>NOT OVERFLOW</b>	OF=0	nenastalo přetečení

## Písmenné zkratky vyjádření podmínky

equal	EQ	=
not equal	NE	≠
less then	LT	<
less or equal	LE	≤
greater then	GT	>
greater or equal	GE	≥

Programovací jazyk FORTRAN (vznik 1954-57, IBM)

# Podmíněné skoky

JUMP SHORT IF..		TESTOVANÁ PODMÍNKA	VÝSLEDEK POSLEDNÍ OPERACE						
JB	BELLOW	CF=1	nz. menší						
JNAE	NOT ABOVE NOR EQUAL	CF=1	nz. menší						
Př:	+ 2: <table border="1"><tr><td>0</td><td>1</td><td>0</td></tr></table> + 5: <table border="1"><tr><td>1</td><td>0</td><td>1</td></tr></table>	0	1	0	1	0	1	CMP 2,5: 0 1 0 - 1 0 1 1 1 0 1 CF = 1 1 0 1 NZ: 2 < 5 ✓ SF OF=0	ZF=0
0	1	0							
1	0	1							

# Podmíněné skoky

JUMP SHORT IF..		TESTOVANÁ PODMÍNKA	VÝSLEDEK POSLEDNÍ OPERACE
JL	LESS	SF $\neq$ OF	z. menší
JNGE	NOT GREATER NOR EQUAL	SF $\neq$ OF	z. menší
Př:	+ 2:  - 3:	<b>CMP 2,-3:</b> CF = 1, SF = 1, OF = 1, ZF = 0 NZ: -3 < 2 ✓ $  \begin{array}{r}  1\ 0\ 1 \\  - 0\ 1\ 0 \\  \hline  0\ 0\ 1\ 1  \end{array}  $ CF = 0, SF = 1, OF = 1	<del>Z: 2 &lt; -3</del> $  \begin{array}{r}  1\ 0\ 1 \\  - 0\ 1\ 0 \\  \hline  0\ 0\ 1\ 1  \end{array}  $ SF

# Podmíněné skoky

JUMP SHORT IF..		TESTOVANÁ PODMÍNKA	VÝSLEDEK POSLEDNÍ OPERACE
JA	ABOVE	(CF=0) $\wedge$ (ZF=0)	nz. větší
JNBE	NOT BELOW NOR EQUAL	(CF=0) $\wedge$ (ZF=0)	nz. větší
JG	GREATER	(SF=OF) $\wedge$ (ZF=0)	z. větší
NLE	NOT LESS NOR EQUAL	(SF=OF) $\wedge$ (ZF=0)	z. větší
JBE	BELOW OR EQUAL	(CF=1) $\vee$ (ZF=1)	nz. menší nebo rovno
JNA	NOT ABOVE	(CF=1) $\vee$ (ZF=1)	nz. menší nebo rovno
JLE	LESS OR EQUAL	(SF $\neq$ OF) $\vee$ (ZF=1)	z. menší nebo rovno
JNG	NOT GREATER	(SF $\neq$ OF) $\vee$ (ZF=1)	z. menší nebo rovno
JAE	ABOVE OR EQUAL	CF=0	nz. větší nebo rovno
JNB	NOT BELOW	CF=0	nz. větší nebo rovno

# Podmíněné skoky

JUMP SHORT IF..		TESTOVANÁ PODMÍNKA	VÝSLEDEK POSLEDNÍ OPERACE
JGE	GREATER OR EQUAL	SF=OF	z. větší nebo rovno
JNL	NOT LESS	SF=OF	z. větší nebo rovno
<b>JCXZ</b>	<b>JUMP SHORT IF CX=0</b>	používá se pro řízení cyklů	
Jpodm rel8	JZ návěští	krátký skok na návěští je-li ZF=1, jinak se pokračuje následující instrukcí	
JCXZ rel8	JCXZ návěští	krátký skok na návěští je-li CX=0	

## Zásobník

PUSH Uložení 16bitového objektu do zásobníku:

- ① SP:=SP-2
- ② [SS:SP] :=operand\_ 16bitový

PUSH m16	PUSH slovo
PUSH r16	PUSH AX
PUSH segment	PUSH CS

## Zásobník

**POP** Výběr 16bitového objektu ze zásobníku:

- ① pomocná:= [SS:SP]
- ② SP:=SP+2
- ③ operand\_ 16bitový:=pomocná

POP m16

POP slovo

POP r16

POP BX

POP segment

**NELZE:** POP CS !!!

**POP SS**

zakazuje přerušení na dobu

provedení této a následující instrukce

# Volání a návrat z podprogramu

- **CALL**

CALL rel16      CALL návěští      IP:=IP+vzdálenost návěští

CALL ptr16:16    CALL FAR PTR návěští    CS:IP:=ptr 16:16

CALL r/m16      CALL [BX]                IP:=BX

CALL m16:16     CALL [dvojslovo]        CS:IP := dvojslovo

- **CALL**

① PUSH CS - pouze "FAR" varianta

② PUSH IP+délka\_ instrukce

③ (CS):IP := operand

# Volání a návrat z podprogramu

- **RET** – RETURN

RET	POP IP	blízký návrat
RETF	POP IP	vzdálený návrat
	POP CS	vzdálený návrat
RET imm16	POP IP SP:=SP+imm16	
RETF imm16	POP IP POP CS SP:=SP+imm16	

- Příklad:  
RET 2

návrat z podprogramu  
s odstraněním 1 slova

PUSH parametr  
CALL podprogram

## Příznakový registr

PUSHF	PUSH FLAG REGISTER PUSHF	nemění příznaky uloží 16bitový registr F
POPF	POP FLAG REGISTER POP F	mění příznaky vybere 16bitový objekt a uloží jej do F
STI	IF:=1	povolení přerušení
STD	DF:=1	řetězce odzadu
STC	CF:=1	
CLI	IF:=0	zákaz přerušení
CLD	DF:=0	řetězce odpředu
CLC	CF:=0	

Poznámka: STI povolí přerušení až po provedení následující instrukce

## Přerušení

### INT INTERRUPT

INT imm8 délka 2 slabiky

- ① PUSHF
- ② IF:=0, TF:=0
- ③ PUSH CS
- ④ CS:=[imm8 x 4 + 2]
- ⑤ PUSH IP + délka instrukce (**obsah zásobníku ukazuje za "INT imm8"!**)
- ⑥ IP:=[imm8 x 4]

## Přerušení

INT 3 délka 1 slabika, operační kód: 0CCh

INTO INTERRUPT IF OVERFLOW

délka 1 slabika, operační kód 0CEh provede INT  
4, je-li OF=1

IRET INTERRUPT RETURN

- ① POP IP
- ② POP CS
- ③ POP F

# Cykly

- **LOOP** – UNCONDITIONAL LOOP
    - nemění příznaky
    - registr CX ... čítač průchodů

Př: MOV CX, počet\_ průchodů inicializace řídící proměnné  
OPAKUJ:

tělo cyklu

zde, je-li CX=0

## LOOP rel8    LOOP OPAKUJ

- 1) CX:=CX-1
- 2) je-li CX  $\neq$  0 ... SHORT skok

# Cykly

## CONDITIONAL LOOP

- **LOOPE**

LOOPE rel8    1) CX:=CX-1  
                  2) je-li  $(CX \neq 0) \wedge (ZX=1)$  ... SHORT skok na rel8

- **LOOPZ**

stejné jako LOOPE

- **LOOPNE**

LOOPNE rel8    1) CX:=CX-1  
                  2) je-li  $(CX \neq 0) \wedge (ZX=0)$  ... SHORT skok na rel8

- **LOOPNZ**

stejné jako LOOPNE

## Ovládání V/V zařízení

- Na adresovou sběrnici "číslo" V/V zařízení  $\equiv$  V/V brána  $\equiv$  port v intervalu 0 - 65535
- Na datovou sběrnici data

V/V brány jsou 8bitové – lze pracovat i s dvojicí bran na po sobě jdoucích adresách.

## Ovládání V/V

- **IN** – INPUT FROM PORT

Přenos slabiky nebo slova ze V/V brány do registru AL  
nebo AX

číslo V/V brány:

IN AL, imm8              imm8 ... < 0, 255 >

IN AX, imm8              imm8 ... < 0, 255 >

IN AL, DX                DX ... < 0, 65535 >

IN AX, DX                DX ... < 0, 65535 >

16bitový přenos:      imm8, imm8+1  
                            DX, DX+1

## Ovládání V/V

- **OUT** – OUTPUT TO PORT

Přenos slabiky nebo slova z registru AL nebo AX do V/V brány.

OUT imm8, AL

OUT imm8, AX

OUT DX, AL

OUT DX, AX

## Další instrukce přesunů dat

- **XCHG** – cílový, zdrojový ... zamění obsahy

XCHG r/m8, r8      XCHG AL, AH

XCHG r8, r/m8      XCHG AX, slovo

XCHG r/m16, r16

XCHG r16, r/m16

- **XLAT** – provede  $AL := DS:[BX+AL]$

- **LEA** – r16, imm16

totožné s:  $MOV\ r16,\ offset\ ....$

$MOV\ BX,\ offset\ Tabulka \equiv LEA\ BX,\ Tabulka$

- **LDS**

r16, m16:16    LDS BX, Dvojslovo    DS:BX:= obsah Dvojslovo


- **LES**

r16, m16:16    LES DI, Dvojslovo    ES:DI:= obsah Dvojslovo

## Instrukce NOP

- **NOP** – NO OPERATION operační kód 90h; jednobajtová; ekv. XCHG AX, AX

Využití např. pro optimalizaci umístění začátku těl cyklů:



## Řídící instrukce

- **HLT** – HALT zastavení procesoru  
obnova:
  - NMI (návrat IRET je za instrukci HLT)
  - RESET
- **ESC** – Vzorek uvádějící instrukce 8087
- **WAIT** – Čekání na dokončení akce 8087
- **LOCK** – Instrukční prefix "zamykající" sběrnici po dobu trvání instrukce

Příklad: LOCK ADD Slovo, DX ; Slovo:=Slovo+DX

# Řetězcové instrukce

<b>MOVSB Slabika</b>	ES:[DI]:=DS:[SI] Je-li DF=0 : SI:=SI+1 ; DI:=DI+1 jinak : SI:=SI-1 ; DI:=DI-1	žádný příznak
<b>MOVSW Slovo</b>	ES:[DI]:=DS:[SI] Je-li DF=0 : SI:=SI+2 ; DI:=DI+2 jinak : SI:=SI-2 ; DI:=DI-2	žádný příznak
<b>CMPSB/CMPSW</b>	F:=DS:[SI] - ES:[DI] inc/dec SI, DI	všechny příznaky
<b>SCASB/SCASW</b>	F:=AL/AX - ES:[DI] inc/dec DI	všechny příznaky

## Řetězcové instrukce

<b>LODSB/LODSW</b>	AL/AX:=DS:[SI] inc/dec SI	žádný příznak
<b>STOSB/STOSW</b>	ES:[DI]:=AL/AX inc/dec DI	žádný příznak
<b>REP</b>	instrukční prefix pro opakování řetězcových instrukcí	nastaví ZF

# REP

- ① Je-li CX=0 ... konec
- ② Uplatněno případné přerušení
- ③ Jedno provedení instrukce (řetězcové)
- ④ CX:=CX-1
- ⑤ Je-li REP ... jdi na 1  
Je-li REPZ (REPE) a je-li ZF=1 ... jdi na 1. (Má význam pouze u CMPS a SCAS)  
Je-li REPNZ (REPNE) a je-li ZF=0 ... jdi na 1. (Má význam pouze u CMPS a SCAS)  
Jinak neopakuj = KONEC.

# Instrukce pro podporu BCD aritmetiky

BCD číslice 4 bity; 0 - 9 ; půlslabika (nibble)

Nezhuštěný tvar Unpacked Decimal

1 číslice v dolní půlslabice, horní musí být rovna 0

Zhuštěný tvar Packed Decimal

2 číslice v jedné slabice

- **AAA** – Ascii Adjust After Adition

Je-li  $AF=1 \vee AL>9 \Rightarrow AH:=AH+1; AL:=AL+6; AL1-4:=0; AF:=CF:=1$

Jinak:  $AF:=CF:=0$

- **AAD** – Ascii Adjust AX Before Division


# Procesor Intel 80286

- 16bitový procesor,
- od 1982, cca do 1990,
- frekvence 6 - 16 MHz,
- nové počítače PC AT,
- 24bitová adresová sběrnice, tj. 16 MB RAM.

## Pozn.: **Procesor 80186**

- mírně vylepšená 8086 (nebo 8088 ve verzi 80188),
- v počítačích PC se neuplatnil,
- používáno ve speciálních zařízeních.

# Zapojení procesoru 80286



**CAP** Mezi tento vývod a vývod GND musí být zapojen kondenzátor kapacity  $0,047 \mu\text{F} \pm 20\%$  12V vyhlazující nežádoucí napěťové zákmity.

**PEREQ** Signálem koprocessor žádá procesor o vyslání operantu.

**PEACK** Signálem procesor oznamuje koprocessoru, že vysílá operand.

**BUSY** Aktivní úroveň signálu oznamuje, že koprocessor provádí výpočet. Signál je testován instrukcí WAIT.

**ERROR** Signálem koprocessor oznamuje chybový stav.

## Režimy procesoru 80286

- Reálný režim
  - Je nastaven po inicializaci procesoru.
  - Je slučitelný s procesorem 8086.
- Chráněný režim
  - Zapíná se programově z reálného režimu.
  - Adresuje 16 MB reálné paměti a 1 GB virtuální paměti.
  - Poskytuje prostředky 4úrovňové ochrany.
  - Nelze se vrátit z chráněného režimu zpět do reálného.

## Rozdíl reálného režimu oproti 8086

24bitová adresová aritmetika 80286 vs. 20bitová adresová aritmetika 8086:

8086:

$$\begin{array}{r} \text{F F F F} \\ + \text{ F F F F} \\ \hline 0 \text{ F F E F} \text{ (tj. } 65\,519_{10}, \text{ 64 K je } 65\,536) \end{array}$$

80286:

$$\begin{array}{r} \text{F F F F} \\ + \text{ F F F F} \\ \hline 1 \text{ 0 F F E F} \text{ (tj. } 1 \text{ MB} + 65\,519_{10}) \end{array}$$

## Příznakový registr 80286

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	<b>NT</b>	<b>IOPL</b>	<b>OF</b>	<b>DF</b>	<b>IF</b>	<b>TF</b>	<b>SF</b>	<b>ZF</b>		<b>AF</b>		<b>PF</b>		<b>CF</b>	

Příznakový registr je oproti 8086 rozšířen o příznaky NT a IOPL použitelné pouze v chráněném režimu:

**NT** (Nested Task) určuje režim práce instrukce IRET.

Je-li NT=0, provádí IRET klasický návrat z přerušení. Je-li NT=1, přepne se při provádění IRET proces podle zpětného ukazatele právě aktivního TSS.

**IOPL** (I/O Privilege Level) určuje úroveň oprávnění, při které může proces ještě provádět V/V instrukce.

Vyšší hodnota představuje nižší úroveň oprávnění.

Ostatní příznaky mají stejný význam jako u procesoru 8086.

## Registr MSW (Machine Status Word)

15	Nevyužito				
	4	3	2	1	0
	TS	EM	MP	PE	

**PE** (Protected Mode Enable) zapíná *chráněný režim* procesoru. Po inicializaci procesoru (signálem RESET) je zapnut *reálný režim*. Nastavením tohoto příznaku se procesor přepne do *chráněného režimu*. Zpět do *reálného režimu* lze procesor vrátit pouze inicializací procesoru (RESET).

**MP** (Monitor Processor Extension) indikuje fyzickou přítomnost koprocesoru (např. matematického koprocesoru 80287).

## Registr MSW - pokračování

15	4	3	2	1	0
<i>Nevyužito</i>		TS	EM	MP	PE

**EM** (Emulate Processor Extension) zapíná programovou emulaci koprocessoru tehdy, není-li koprocessor instalován (je-li EM=1, způsobí instrukce koprocessoru přerušení INT 7).

**TS** (Task Switch) se nastavuje vždy přepnutím procesu. Je používán koprocessorem ke zjištění, že v procesoru se vyměnil "zadavatel" úkolů.

# Adresace paměti v chráněném režimu 80286

## Pojmy:

- **Proces**
- **Segment** je definován:
  - 1. bází segmentu (adresou začátku segmentu)
  - 2. limitem segmentu (délkou segmentu ve slabikách – 1)
  - 3. přístupovými právy a typem segmentu.
- **Globální adresový prostor**
- **Lokální adresový prostor**
- **Virtuální adresa** (selektor:offset)

# Segment selector

Selektor	15 <i>Index do tabulky popisovačů segmentů</i>	2	1	0 TI    RPL
----------	---	---	---	----------------

**Selektor** obsahuje 13 bitů (8 192 kombinací) **indexu** do **tabulky popisovačů segmentů** lokálního nebo globálního adresového prostoru a další 3 informační bity

## Segment selector - pokračování


<b>Selektor</b>	15 <i>Index do tabulky popisovačů segmentů</i>	2    1    0
	<b>TI</b>	<b>RPL</b>

**RPL** (Requested Privilege Level) představuje úroveň oprávnění, kterou proces nabízí při přístupu k tomuto segmentu.

**TI** (Table Indicator) indikuje, ukazuje-li index do tabulky popisovačů segmentů lokálního adresovacího prostoru ( $TI=1$ ) nebo globálního adresovacího prostoru ( $TI=0$ ).

Kombinace  $Index=0$  a zároveň  $TI=0$  se nazývá **neplatný selektor** a má speciální význam.

# Tabulky popisovačů segmentů



## Transformace virtuální adresy

Transformace virtuální adresy na reálnou pomocí tabulek popisovačů segmentů v procesoru 80286

Virtuální adresový prostor 1GB: 14b. Selektor + 16b. Offset

Slabika	7	6	5	4	3	2	1	0
	0	<i>Přístupová práva</i>		<i>Báze segmentu</i>		<i>Limit segmentu</i>		

Položka tabulky popisovačů segmentů

Typ popisovaného segmentu je definován obsahem slabiky **přístupová práva**. Podle typu segmentu rozlišujeme v 80286 tyto 4 základní třídy popisovačů:

- ① popisovač segmentu obsahujícího data (datový segment),
- ② popisovač segmentu obsahujícího instrukce (instrukční segment),
- ③ popisovač segmentu obsahujícího informace pro systém (systémový segment),
- ④ popisovač brány.

## Popisovač datového segmentu - pokračování

Bit	7	6	5	4	3	2	1	0
	<b>P</b>	<b>DPL</b>		<b>1</b>	<b>0</b>	<b>ED</b>	<b>W</b>	<b>A</b>

**P** (Segment Present) je nastaven na jedničku tehdy, je-li obsah segmentu uložen v reálné paměti.  
Není-li, je nulový.

**DPL** (Descriptor Privilege Level) určuje úroveň oprávnění přidělenou segmentu, který je popisovačem adresován.

**W** (Writable) je nastaven na 1, pokud je povoleno čtení i zápis do segmentu. Zásobník musí mít vždy  $W=1$ . Nulová hodnota bitu W zakazuje zápis dat a je povoleno pouze čtení.



# Popisovač datového segmentu

Bit	7	6	5	4	3	2	1	0
P		DPL		1	0	ED	W	A

**A** (Accessed) nastavuje procesor na jedničku při každém přístupu k této položce v tabulce popisovačů segmentů (zavedení do segmentového registru nebo použití instrukce testující selektor). Procesor tento příznak nenuluje. Je určen operačnímu systému ke sledování četnosti přístupů ke konkrétním segmentům.

**ED** (Expansion Direction) indikuje, kterým směrem se bude obsah segmentu rozšiřovat. Datové segmenty mohou obsahovat klasická data nebo zásobníky.

- Je-li nastaveno ED=0 (data), bude se obsah segmentu rozšiřovat směrem k vyšším adresám. Data se ukládají (v rámci 64 KB segmentu) od adresy 0000 směrem k adrese 0FFFFh. Při požadavku na zvětšení obsahu se musí zvětšit hodnota limitu segmentu.
- Je-li nastaveno ED=1 (zá sobník), bude se obsah segmentu rozšiřovat směrem k nižším adresám. Položky zásobníku se ukládají od adresy 0FFFFh směrem k adrese 0000 (uvnitř 64 KB segmentu). Při požadavku na zvětšení obsahu se musí zmenšit hodnota limitu segmentu (ten se totiž stále počítá od adresy 0).



# Popisovač instrukčního segmentu

Bit	7	6	DPL	5	4	3	1	C	R	A
	7	6		5	4	3	1	2	1	0

C (Conforming) nulový sděluje, že podprogramy volané v tomto segmentu budou mít nastavenu úroveň oprávnění odpovídající úrovni segmentu, v němž se nacházejí. Je-li C=1, bude volanému podprogramu v tomto segmentu přidělena úroveň oprávnění segmentu, z něhož je volán.

R (Readable) nulový zakazuje čtení obsahu segmentu. Je povoleno pouze obsah segmentu spustit. Jedničková hodnota bitu povoluje jak spuštění, tak i čtení segmentu.

## Popisovač systémového segmentu

Tento popisovač smí být umístěn pouze v GDT.

Bit	7	6	DPL	5	4	3	2	1	0	Typ
-----	---	---	-----	---	---	---	---	---	---	-----

Typ=1 označuje segment stavu procesu (TSS – Task State Segment) pro právě neaktivní proces.

Typ=3 označuje segment stavu procesu pro právě aktivní proces.

Typ=2 označuje segment lokální tabulky popisovačů segmentů (LDT – Local Descriptor Table).

# Segmentové registry


		Viditelná, neviditelná část segmentového registru			
CS					
DS	Selektor	Příst.	Báze segmentu	Limit	
ES		práva			
SS					
		63	48	47	40 39
					16 15
					0

## Plnění:

CS: JMP, CALL, RET – vše vzdálené (FAR) varianty.

DS, ES, SS: MOV, LES, LDS *selektor*.

# Registry GDTR a LDTR




## Plnění:

GDTR: LGDT operand obsahující bázi (24b) a limit (16b)

LDTR: LLDT selektor(16b)

# Použití GDTR, LDTR a segmentových registrů



## Sdílení jednoho segmentu více popisovači

- Aplikační proces (instrukční segment a nutnost zápisu ladících bodů do kódu programu).
- Jeden proces plní vyrovnávací paměť, druhý proces ji smí pouze číst.
- Modifikace obsahu systémových segmentů.

## Úrovně oprávnění ( Privilege Levels)



úroveň 0 ... jádro operačního systému (řízení procesoru, V/V operací),

úroveň 1 ... služby poskytované operačním systémem (plánování procesů, organizace V/V, přidělování prostředků),

úroveň 2 ... systémové programy a podprogramy z knihoven (systém obsluhy souborů, správa knihoven),

úroveň 3 ... uživatelské aplikace.

DPL (Descriptor Privilege Level) je uložen ve dvou bitech slabiky **přístupová práva** popisovače segmentu. Obsahuje úroveň oprávnění přidělenou obsahu segmentu.

CPL (Current Privilege Level) je zapsán ve dvou nejnižších bitech **selektoru CS** (tj. v poli označeném RPL). Představuje momentální úroveň oprávnění přidělenou právě prováděnému procesu.

RPL (Requested Privilege Level) je uložen v bitech 0 a 1 **selektoru segmentového registru** a obsahuje úroveň oprávnění, kterou proces nabízí při přístupu k určitému segmentu.

EPL (Effective Privilege Level) je numerické maximum CPL a RPL (tedy hodnota nižší úrovně oprávnění).

## Zpřístupnění datového segmentu

```
MOV DS,AX ; Naplnění a kontrola  
; přístupových práv.  
MOV DL,DS:Adresa ; Čtení datového segmentu.  
MOV DS:Adresa,DL ; Zápis do datového  
; segmentu (je-li W=1) .
```

$$\begin{aligned} \mathbf{CPL} &\leq \mathbf{DPL} \\ \mathbf{RPL} &\leq \mathbf{DPL} \end{aligned}$$

---

$$\mathbf{Max(CPL,RPL)} \leq \mathbf{DPL}$$

$$\mathbf{EPL} \leq \mathbf{DPL}$$

Proces přistupuje k datům pouze na stejném nebo nižším úrovni oprávnění.

## Předání řízení do instrukčního segmentu

```
JMP FAR PTR Navesti ; Skok do jiného  
; instrukčního segmentu.  
CALL FAR PTR Navesti ; Volání jiného  
; instrukčního segmentu.  
RET ; Návrat do jiného  
; instruk. segmentu.  
MOV DL,CS:Adresa ; Čtení instrukčního  
; segmentu (je-li R=1).
```

**CPL = DPL**



## Brána pro předání řízení (Call Gate)

Brána je popisovač uložený v tabulce popisovačů segmentů.


**CPL  $\leq$  DPL brány**

**CPL  $\geq$  DPL podprogramu**


- Brána je na nižší úrovni oprávnění
- Podprogram na vyšší úrovni oprávnění



# Popisovač brány pro předání řízení



# Použití brány pro předávání řízení



## Předávání parametrů pomocí brány

PUSH	Par1
PUSH	Par2
CALL	Podprogram

- Každý proces má vlastní zásobník.
- Každá úroveň oprávnění uvnitř procesu má vlastní zásobník.
- Parametry se do podprogramu předávají přes zásobník.
- Je-li podprogram na jiné úrovni oprávnění?

Činnost brány při předávání řízení:

- 1 Ukazatel vrcholu zásobníku (SS:SP) volajícího modulu (starý zásobník) se uloží do zásobníku volaného podprogramu (nový zásobník).
- 2 Ze starého zásobníku se zkopiruje *hloubka* slov do nového zásobníku.
- 3 Do nového zásobníku se vloží jako návratová adresa (CS:IP) adresa této brány. Tím může tento zásobník být použit volaným podprogramem.

Původní SP →

<i>Původní zásobník</i>	<i>SS</i>
	<i>SP</i>
<i>Parametry</i>	
<i>CS brány</i>	<i>CPL</i>
<i>Návratová adresa</i>	<i>IP</i>

Nové SP →

## Privilegované instrukce

- $CPL = 0$

<b>LGDT</b>	naplnění registru GDTR,
<b>LIDT</b>	naplnění registru IDTR,
<b>LLDT</b>	naplnění registru LDTR,
<b>LTR</b>	naplnění registru TR,
<b>LMSW</b>	naplnění registru MSW,
<b>CLTS</b>	nulování bitu TS v registru MSW,
<b>HLT</b>	zastavení procesoru.

POPF a IRET smějí měnit IOPL pouze s CPL=0.

- $CPL \leq IOPL$

**IN, INS, INSB, INSW**

čtení ze V/V brány,

**OUT, OUTS, OUTSB, OUTSW**

zápis na V/V bránu,

**STI, CLI**


změna příznaku IF,

prefix **LOCK**

blokování sběrnice.

POPF smí měnit IF pouze s  $CPL \leq IOPL$  (jinak se změna IF ignoruje). Provinění se trestá INT 13.

## Segment stavu procesu (TSS) - Task State Segment



Na segment s TSS ukazuje popisovač systémového segmentu (smí být umístěn pouze v GDT).

- **Typ=3** sděluje, že jde o TSS právě aktivního procesu.
- **Typ=1** určuje, že jde o TSS právě neaktivního procesu.


Pravidlo pro zpřístupnění systémového segmentu s TSS je stejné jako pro zpřístupnění datového segmentu, tj.  $EPL \leq DPL$ .

## └ Architektura procesorů Intel – Procesor 80286

### └ Segment stavu procesu - obsah


15	TSS	0
...		
Selektor LDT	42	
Selektor DS	40	
Selektor SS	38	
Selektor CS	36	
Selektor ES	34	
DI	32	
SI	30	
BP	28	
SP	26	
BX	24	
DX	22	
CX	20	
AX	18	
F	16	
IP	14	
SS pro úroveň 2	12	
SP pro úroveň 2	10	
SS pro úroveň 1	8	
SP pro úroveň 1	6	
SS pro úroveň 0	4	
SP pro úroveň 0	2	
Zpětný ukazatel	0	

# Brána zpřístupňující TSS



Přepnutí procesu může být vyvoláno:


- **vzdáleným JMP nebo CALL**, jehož selektor ukazuje na popisovač TSS nového procesu v GDT.
- **vzdáleným JMP nebo CALL**, jehož selektor ukazuje na bránu zpřístupňující TSS.
- **IRET s nastaveným NT=1**.
- **přerušením**, jehož přerušovací vektor ukazuje na bránu zpřístupňující TSS.



## Přerušení


- **Interrupt Descriptor Table (IDT)** obsahuje až 256 popisovačů rutin obsluhujících přerušení.
- **IDTR** obsahuje adresu IDT (like GDTR).
- **Popisovače v IDT** jsou pouze tyto tři:
  - ① brána zpřístupňující TSS,
  - ② brána pro maskující přerušení (Interrupt Gate),
  - ③ brána pro nemaskující přerušení (Trap Gate).

## Brány pro přerušení



**T=1** ... Brána pro nemaskující přerušení (nenuluje IF).


**T=0** ... Brána pro maskující přerušení (nuluje IF).



**CPL přerušovaného procesu  $\leq$  DPL brány a zároveň**

**CPL  $\geq$  DPL rutiny**

## Informace ukládaná do zásobníku



- ① Žádné chybové hlášení.
- ② Přerušení předává chybové slovo.
- ③ Přerušení předává chybové slovo a obsluha přerušení pracuje na jiné (vyšší) úrovni oprávnění – je uloženo původní SS:SP.

## Formát chybového slova

předávaného přerušeními 10 až 13

15		2	1	0
Chybové slovo	<i>Index do tabulky popisovačů segmentů</i>	<b>TI</b>	<b>I</b>	<b>EX</b>

- I index ukazuje do IDT (nikoli do GDT nebo LDT podle TI).
- EX (External) přerušení bylo způsobeno vnější událostí bez zavinění procesu (např. INT 10: vnější přerušení přes bránu zpřístupňující TSS vyvolalo pokus o přepnutí na proces mající TSS s chybným obsahem).

Přerušení generovaná procesorem 80286 dělíme do tří kategorií:

- **Fault** do zásobníku uloží CS:IP ukazující **na instrukci**, která způsobila přerušení,
- **Trap** do zásobníku uloží CS:IP ukazující **za instrukci** (na následující instrukci), která přerušení způsobila,
- **Abort** v procesu nelze pokračovat a musí být násilně ukončen.

# Rezervovaná přerušení 80286

<i>Číslo vektoru</i>	<i>Určení vektoru</i>	<i>Typ přerušení</i>	<i>Chybové slovo?</i>
0	Dělení nulou	Fault	ne
1	Krokovací režim	Trap	ne
2	Nemaskovatelná přerušení	–	ne
3	Ladící bod	Trap	ne
4	Přeplnění	Trap	ne
5	Kontrola mezí	Fault	ne
6	Chybný operační kód	Fault	ne
7	Nedostupnost koprocessoru	Fault	ne
8	Dvojnásobný výpadek segmentu	Abort	ano (=0)
9	Překročení segmentu koprocessorem	Abort	ne
10	Chybný TSS	Fault	ano
11	Výpadek segmentu	Fault	ano
12	Výpadek segmentu se zásobníkem	Fault	ano
13	Obecná chyba ochrany	Fault	ano
16	Chyba koprocessoru	Fault	ne

# Počáteční nastavení procesoru

Registr	Obsah
F	0002h
MSW	FFF0h
IP	FFF0h
Selektor CS	F000h
Selektor DS	0000h
Selektor SS	0000h
Selektor ES	0000h
Báze CS	FF0000h
Báze DS	000000h
Báze SS	000000h
Báze ES	000000h
Limit CS	FFFFh
Limit DS	FFFFh
Limit SS	FFFFh
Limit ES	FFFFh
Báze IDT	000000h
Limit IDT	FFFFh

## Procesor provádí tyto činnosti:

- zakáže přerušení (IF:=0),
- nastaví reálný režim bez koprocesoru (PE:=0, MP:=0, EM:=0),
- IDT se naplní nulami,
- DS, ES a SS jsou naplněny tak, aby ukazovaly do prvních 64 KB paměti,
- obsah CS:IP ukazuje na první instrukci, která musí být na adrese FF0000h:FFF0h=FFFFF0h,
- první instrukční segment zpřístupněný po inicializaci systému je posledních 64 KB paměti (CS=FF0000h).

- Bezprostředně po inicializaci procesoru jsou adresové vodiče  $A_{20} \div A_{23}$  nastaveny na jedničky při všech přístupech adresovaných přes registr CS.
- Tento stav trvá do první změny obsahu CS, potom jsou vodiče  $A_{20} \div A_{23}$  vynulovány.

## Zapnutí chráněného režimu

- ① do paměti zavést programy a odpovídající tabulky popisovačů,
- ② nastavit GDTR a IDTR,
- ③ zapnout chráněný režim nastavením bitu PE:=1 registru MSW.
- ④ provést blízký skok JMP proto, aby se zrušil obsah interních front procesoru, ve kterých jsou uloženy předvybrané instrukce (výběr instrukcí totiž závisí na zvoleném režimu procesoru),
- ⑤ vytvořit TSS inicializačního procesu a nastavit obsah TR,
- ⑥ naplnit LDTR,
- ⑦ inicializovat ukazatel vrcholu zásobníku SS:SP,


## Zapnutí chráněného režimu – pokračování

- ⑧ všechny segmenty v paměti označit P:=0,
- ⑨ nastavit příznakový registr F a registr stavu procesoru MSW,
- ⑩ inicializovat externí zařízení,
- ⑪ zabezpečit obsluhu všech možných přerušení,
- ⑫ naplnit DS:=0  
ES:=0  
CS → JMP FAR ...
- ⑬ povolit přerušení (IF:=1),
- ⑭ zahájit provádění prvního programu.

## Procesor Intel 80386

- 32bitový procesor,
- od 1986 cca do 1994,
- 16 MHz až 40 MHz,
- "zakladatel" architektury IA-32,
- 32bitová adresová sběrnice, tj. max. 4 GB RAM,
- 32bitová datová sběrnice,
- alternativní název i386DX,
- varianta 386SX s 16bitovou datovou a 24bitovou adresovou sběrnicí,
- matematický koprocesor zvlášť i387,
- i386SL pro laptop počítače, nižší spotřeba.

# Popis signálů procesoru Intel 80386



A <sub>31</sub>	N2	A <sub>15</sub>	F1	D <sub>31</sub>	M5	D <sub>15</sub>	M11
A <sub>30</sub>	P1	A <sub>14</sub>	E1	D <sub>30</sub>	P3	D <sub>14</sub>	P12
A <sub>29</sub>	M2	A <sub>13</sub>	E2	D <sub>29</sub>	P4	D <sub>13</sub>	P13
A <sub>28</sub>	L3	A <sub>12</sub>	E3	D <sub>28</sub>	M6	D <sub>12</sub>	N12
A <sub>27</sub>	N1	A <sub>11</sub>	D1	D <sub>27</sub>	N5	D <sub>11</sub>	N13
A <sub>26</sub>	M1	A <sub>10</sub>	D2	D <sub>26</sub>	P5	D <sub>10</sub>	M12
A <sub>25</sub>	K3	A <sub>9</sub>	D3	D <sub>25</sub>	N6	D <sub>9</sub>	N14
A <sub>24</sub>	L2	A <sub>8</sub>	C1	D <sub>24</sub>	P7	D <sub>8</sub>	L13
A <sub>23</sub>	L1	A <sub>7</sub>	C2	D <sub>23</sub>	N8	D <sub>7</sub>	K12
A <sub>22</sub>	K2	A <sub>6</sub>	C3	D <sub>22</sub>	P9	D <sub>6</sub>	L14
A <sub>21</sub>	K1	A <sub>5</sub>	B2	D <sub>21</sub>	N9	D <sub>5</sub>	K13
A <sub>20</sub>	J1	A <sub>4</sub>	B3	D <sub>20</sub>	M9	D <sub>4</sub>	K14
A <sub>19</sub>	H3	A <sub>3</sub>	A3	D <sub>19</sub>	P10	D <sub>3</sub>	J14
A <sub>18</sub>	H2	A <sub>2</sub>	C4	D <sub>18</sub>	P11	D <sub>2</sub>	H14
A <sub>17</sub>	H1			D <sub>17</sub>	N10	D <sub>1</sub>	H13
A <sub>16</sub>	G1			D <sub>16</sub>	N11	D <sub>0</sub>	H12

ADS	E14	BS16	C14	LOCK	C10	W/R	B10	INTR	B7
BE <sub>3</sub>	A13	BUSY	B9	M/I/O	A12	CLK2	F12	NMI	B8
BE <sub>2</sub>	B13	D/C	A11	NA	D13	HOLD	D14	PEREQ	C8
BE <sub>1</sub>	C13	ERROR	A8	READY	G13	HLDA	M14	RESET	C9
BE <sub>0</sub>	E12								

GND: A2 A6 A9 B1 B5 B11 B14 C11 F2 F3 F14 J2 J3 J12 J13 M4 M8 M10 N3 P6 P14

U<sub>cc</sub>: A1 A5 A7 A10 A14 C5 C12 D12 G2 G3 G12 G14 L12 M3 M7 M13 N4 N7 P2 P8

Procesor je integrován do čtvercového keramického integrovaného obvodu, který má vývody na spodním povrchu (PGA – Pin Grid Array). Obvod má 132 vývodů.

$D_0 \div D_{31}$  32bitová obousměrná datová sběrnice.

$A_2 \div A_{31}$  32bitová adresová sběrnice adresující 32bitová dvojslova.


$\overline{BE}_0 \div \overline{BE}_3$  Bližší určení přenášených slabik v rámci dvojslova.

$BS16$  Volba 16bitového přenosu dat.

$NA$  (Next Address) Slouží k zahájení výběru obsahu další adresy při proudovém zpracování.

$D/C$ ,  $\overline{ADS}$ ,  $W/R$  jsou signály určené pro řízení sběrnice.

# Registry procesoru 80386



# EFLAGS:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
0	0	0	0	0	0	0	0	0	0	0	0	0	0	<b>VM</b>	<b>RF</b>
0	<b>NT</b>	<b>IOPL</b>	<b>OF</b>	<b>DF</b>	<b>IF</b>	<b>TF</b>	<b>SF</b>	<b>ZF</b>	0	<b>AF</b>	0	<b>PF</b>	1	<b>CF</b>	

15      14      13      12      11      10      9      8      7      6      5      4      3      2      1      0

**VM** (Virtual 8086 Mode) zapíná režim *virtuální 8086* pro proces, jemuž obsah příznakového registru náleží. Příznak VM smí programátor nastavovat pouze v chráněném režimu, a to instrukcí IRET, a jenom na úrovni oprávnění 0. Příznak je také modifikován mechanismem přepnutí procesu.

**RF** (Resume Flag) maskuje opakování ladícího přerušení.

- Registry pro uložení selektoru datových segmentů: **DS**, **ES**, **FS** a **GS**
- Velikost viditelných částí registrů se nezměnila (selektor je stále 16bitový), ale zvětšila se neviditelná část tak, že báze segmentu je 32bitová.


## Adresace v chráněném režimu 80386

- **Selektor** je stejný jako v 80286.
- **Offset** je 32bitový.
- **Limit segmentu** může mít velikost až 4 GB – 1.
- **Báze segmentu** je 32bitová (tj. 0 až 4 GB – 1).

## Adresace v chráněném režimu 80386 – pokračování

- **Logická adresa** (v terminologii 80286 se nazývá virtuální adresa) je složena z 16bitového selektoru a 32bitového offsetu (tj. adresuje 64 TB virtuální paměti). Tato adresa je algoritmem segmentační jednotky převedena na lineární adresu.
- **Lineární adresa** je 32bitová adresa (tj. adresuje 4 GB). Není-li v činnosti stránkovací jednotka, potom lineární adresa ukazuje už přímo do fyzické paměti.
- **Fyzická adresa** je transformována činností stránkovací jednotky z lineární adresy. Je rovněž 32bitová (tj. adresuje 4 GB fyzické paměti). Není-li stránkovací jednotka zapnuta, je fyzická adresa totožná s lineární adresou.

## Transformace virt. adresy na fyzickou



# Řídící registry 80386

31		12	11	0			
	Registr adresy stránkového adresáře	Nepoužito			CR3		
	Lineární adresa, která způsobila výpadek stránky						
PG	Nepoužito	ET	TS	EM	MP	PE	CR0
31		4	3	2	1	0	

Nejnižších 16 bitů CR0 je nazýváno **MSW** (pro kompatibilitu s 80286).

**PE** (Protected Mode Enable) zapíná *chráněný režim*. Vynulováním se přepne zpět do *reálného režimu*.

ET (Extension Type) sděluje typ instalovaného matematického koprocessoru ( $80287=0$ ,  $80387=1$ ). Bit nastavuje procesor během inicializace (po přijetí signálu RESET).

PG (Paging) zapíná stránkovou jednotku určenou k transformaci lineárních na fyzické adresy.

- Registr **CR2**, je-li PG=1, obsahuje lineární adresu, která způsobila výpadek stránky.
- Výpadek stránky má za následek generování přerušení INT 14.

- Registr **CR3** (je-li PG=1) obsahuje fyzickou adresu stránkového adresáře právě aktivního procesu.
- Dolních 12 bitů se při zápisu do tohoto registru ignoruje, protože stránkový adresář smí začínat pouze na hranici 4 KB stránky.
- **Ladící registry:** DR0, DR1, DR2, DR3, DR6 a DR7.
- **Testovací registry:** TR6 a TR7 (viz stránkování).

# Popisovače segmentů

7	0	7	0	7	0	7	0
Báze segmentu (31 ÷ 24)		G	s	0	A V L	Limit (19 ÷ 16)	Přístupová práva
Báze segmentu (15 ÷ 0)				Limit segmentu (15 ÷ 0)			

**G** (Granularity)

=0 ... jednotka limitu je 1 B (max. 1 MB),

=1 ... jednotka limitu je 4 KB (max. 4 GB).

**AVL** (Available for Programmer Use)

*s* závisí na typu popisovače.

## Popisovač datového segmentu

B (Big)

=0 ... segment podle pravidel 80286 (max. 64 KB), implicitní velikost položky ukládané do zásobníku je 16 bitů,

=1 ... segment podle pravidel 80386 (max. 4 GB), zásobník lze plnit od adresy FFFFFFFFh, implicitní velikost položky ukládané do zásobníku je 32 bitů.

## Popisovač systémového segmentu

Bit s není použit.

Bit	7	6	5	4	3	2	1	0	Typ
	P	DPL	0						

- Typ=0 ... nepovolená hodnota,
- 1 ... TSS neaktivního procesu 80286,
- 2 ... LDT 80286 a 80386,
- 3 ... TSS aktivního procesu 80286,
- 4 ... brána pro předání řízení 80286,
- 5 ... brána zpřístupňující TSS 80286 a 80386,
- 6 ... brána pro maskující přerušení 80286,
- 7 ... brána pro nemaskující přerušení 80286,
- 8 ... nepovolená hodnota,
- 9 ... TSS neaktivního procesu 80386,
- A ... nepovolená hodnota,
- B ... TSS aktivního procesu 80386,
- C ... brána pro předání řízení 80386,
- D ... nepovolená hodnota,
- E ... brána pro maskující přerušení 80386,
- F ... brána pro nemaskující přerušení 80386.

## Popisovač instrukčního segmentu

### D (Default)

- =0 ... implicitní velikost adres a operandů je 16 bitů,
- =1 ... implicitní velikost adres a operandů je 32 bitů,

**Explicitní určení velikosti** zajišťují instrukční prefixy:

**66h** mění implicitní velikost **operandu** a

**67h** mění implicitní velikost **adresy**.

D=	0	0	0	0	1	1	1	1
Prefix 66h (vel. operandu)	ne	ne	ano	ano	ne	ne	ano	ano
Prefix 67h (vel. adresy)	ne	ano	ne	ano	ne	ano	ne	ano
Velikost operandu v bitech	16	16	32	32	32	32	16	16
Velikost adresy v bitech	16	32	16	32	32	16	32	16

V reálném režimu není, ani po použití prefixu změny velikosti adresy, povoleno adresovat větší segmenty než 64 KB. Offset, který by překročil hodnotu FFFFh, způsobí přerušení INT 13.


## Stránkování

**logická adresa** → **lineární adresa** → **fyzická adresa**

*Selektor<sub>16</sub> : Offset<sub>32</sub>*                      32 b                      32 b

Rámeček a stránka kapacity 4 KB

Zapnutí stránkování      PG:=1 (bit v CR0)



Každý proces má vlastní stránkový adresář (CR3 je uloženo v TSS).

## Položka stránkové tabulky a adresáře

31	Adresa rámce	12	11	10	9	8	7	6	5	4	3	2	1	0	
						<b>AVL</b>	0	0	<b>D</b>	<b>A</b>	0	0	<b>U</b>	<b>W</b>	<b>P</b>

Adresa rámce je horních 20 bitů adresy rámce.

AVL (Available)

D (Dirty) nastavuje procesor při změně obsahu rámce. Ve stránkovém adresáři je tento bit ne definován.

A (Accessed) nastavuje procesor při každém použití tohoto specifikátoru.

# Položka stránkové tabulky a adresáře – pokračování

31

Adresa rámce	12	11	10	9	8	7	6	5	4	3	2	1	0
			<b>AVL</b>	0	0	<b>D</b>	<b>A</b>	0	0	<b>U</b>	<b>W</b>	<b>P</b>	

- U** (User Accessible) Pracuje-li proces na úrovni oprávnění CPL=3, smí k této stránce přistupovat při U=1. Procesy s CPL<3 smějí přistupovat ke všem stránkám bez ohledu na hodnotu bitu U.
- W** (Writeable) Pracuje-li proces na úrovni CPL=3, smí do této stránky zapisovat při W=1. Procesy s CPL<3 smějí zapisovat do všech stránek bez ohledu na hodnotu bitu W.


# Položka stránkové tabulky a adresáře – pokračování

31	Adresa rámce	12	11	10	9	8	7	6	5	4	3	2	1	0
				<b>AVL</b>	0	0	<b>D</b>	<b>A</b>	0	0	<b>U</b>	<b>W</b>	<b>P</b>	

**P** (Present) Je-li P=0, není obsah stránky ve fyzické paměti. Zpřístupnění takové stránky vyvolá INT 14 a v CR2 je adresa stránky.

- **Vyhodnocení bitů U a W ze stránkového adresáře a stránkové tabulky:**
  - Použije se dvojice mající nižší numerickou hodnotu: "UW".
  - Příklad: Je-li U a W ve stránkovém adresáři 10 (CPL=3 smí číst a provádět) a ve stránkové tabulce 01 (pro CPL=3 nepřístupné), vybere se varianta U=0 a W=1.

# TLB – Translation Look-aside Buffer



## Vyprázdnění TLB

- Vyprázdnění TLB je nastavení  $V:=0$  do všech položek.
- Automaticky vždy při naplnění **CR3**.
- Ručně musíme TLB vyprázdnit při každé změně stránkovacích tabulek nebo při nastavení  $P=0$  některé z položek.

# TSS 80386


31		0
Offset mapy V/V bran	0 T	
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	Selektor LDT	100
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	Selektor GS	9
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	Selektor FS	92
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	Selektor DS	88
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	Selektor SS	84
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	Selektor CS	80
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	Selektor ES	76
	EDI	72
	ESI	68
	EBP	64
	ESP	60
	EBX	56
	EDX	52
	ECX	48
	EAX	44
	EFLAGS	40
	EIP	36
CR3 (DBA)		32
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	SS pro úroveň 2	28
	ESP pro úroveň 2	24
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	SS pro úroveň 1	20
	ESP pro úroveň 1	16
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	SS pro úroveň 0	12
	ESP pro úroveň 0	8
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	Zpětný ukazatel	4
		0

## Mapa přístupných V/V bran

- Pro kontrolování V/V instrukcí pouze tehdy, je-li CPL>IOPL.
- Je-li bit mapy =0 ... V/V operace se povolí,
- je-li bit mapu =1 ... generuje se INT 13.
- Pracuje-li V/V instrukce se slovem nebo dvojslovem ... testují se všechny odpovídající bity.

## Architektura procesorů Intel – Procesor 80386

### Mapa přístupných V/V bran, přerušení



# Rezervovaná přerušení

## INT 1 **Ladící přerušení** (Debug Exceptions)

1. při čtení/zápisu z/do paměti byl detekován ladící bod (Trap),
2. při výběru instrukce byl detekován ladící bod (Fault),
3. po provedení instrukce v krokovacím režimu (Trap),
4. při přepnutí na proces mající v TSS T=1 (Trap),
5. nedovoleným přístupem k ladícím registrům při GD=1 (Fault).

## Rezervovaná přerušení – pokračování

### INT 14 **Výpadek stránky** (Page Fault)

(typ: Fault) Přerušení generuje stránkovací jednotka při:

- ① proces nemá dostatečnou úroveň oprávnění pro přístup ke stránce,
- ② ve stránkovacích tabulkách je detekováno  $P=0$ .

Při přerušení je naplněn CR2 lineární adresou, která vyvolala přerušení. Chybové slovo má zvláštní tvar:

31	3	2	1	0
nepoužito		U	W	P

P (Present) logický součin bitů P obou transformačních tabulek,


W (Write) přerušení vyvolal zápis (W=1) nebo čtení (W=0).

U (User Level) je-li =1, měl proces CPL=3.

## Procesor Intel 80486

- 32bitový procesor,
- od 1989 cca do 1993,
- 25 MHz až 120 MHz,
- 32bitová adresová sběrnice, tj. max. 4 GB RAM,
- 32bitová datová sběrnice,
- obsahuje jednotku operací v pohyblivé řádové čárce (koprocesor),
- obsahuje interní vyrovnávací paměť (cache),
- obsahuje novou technologii blízkou RISC,
- alternativa i486SX bez koprocesoru,
- i486DX novější verze; i486DX2 dvojnásobná frekvence,
- stále napájení 5 V, později DX4 už s jenom 3,3 V.

# Zapojení procesoru 80486



A <sub>31</sub>	Q1	A <sub>15</sub>	R7	D <sub>31</sub>	B8	D <sub>15</sub>	F3
A <sub>30</sub>	P3	A <sub>14</sub>	S5	D <sub>30</sub>	C9	D <sub>14</sub>	K3
A <sub>29</sub>	P2	A <sub>13</sub>	Q10	D <sub>29</sub>	A8	D <sub>13</sub>	D2
A <sub>28</sub>	R1	A <sub>12</sub>	S7	D <sub>28</sub>	C8	D <sub>12</sub>	G3
A <sub>27</sub>	S1	A <sub>11</sub>	R12	D <sub>27</sub>	C6	D <sub>11</sub>	C1
A <sub>26</sub>	S2	A <sub>10</sub>	S13	D <sub>26</sub>	C7	D <sub>10</sub>	E3
A <sub>25</sub>	R2	A <sub>9</sub>	Q11	D <sub>25</sub>	B6	D <sub>9</sub>	D1
A <sub>24</sub>	Q6	A <sub>8</sub>	R13	D <sub>24</sub>	A6	D <sub>8</sub>	F2
A <sub>23</sub>	S3	A <sub>7</sub>	Q13	D <sub>23</sub>	A4	D <sub>7</sub>	L3
A <sub>22</sub>	Q7	A <sub>6</sub>	S15	D <sub>22</sub>	A2	D <sub>6</sub>	L2
A <sub>21</sub>	Q5	A <sub>5</sub>	Q12	D <sub>21</sub>	B2	D <sub>5</sub>	J2
A <sub>20</sub>	Q8	A <sub>4</sub>	S16	D <sub>20</sub>	A1	D <sub>4</sub>	M3
A <sub>19</sub>	Q4	A <sub>3</sub>	R15	D <sub>19</sub>	B1	D <sub>3</sub>	H2
A <sub>18</sub>	R5	A <sub>2</sub>	Q14	D <sub>18</sub>	C2	D <sub>2</sub>	N1
A <sub>17</sub>	Q3			D <sub>17</sub>	D3	D <sub>1</sub>	N2
A <sub>16</sub>	Q9			D <sub>16</sub>	J3	D <sub>0</sub>	P1

A20M	D15	<u>BOFF</u>	D17	DP <sub>1</sub>	F1	HOLD	E15	PCD	J17
ADS	S17	<u>BRDY</u>	H15	DP <sub>2</sub>	H3	<u>IGNNE</u>	A15	<u>PCHK</u>	Q17
AHOLD	A17	<u>BREQ</u>	Q15	DP <sub>3</sub>	A5	INTR	A16	<u>PWT</u>	L15
<u>BE<sub>0</sub></u>	K15	<u>BS8</u>	D16	<u>EADS</u>	B17	<u>KEN</u>	F15	<u>PLOCK</u>	Q16
<u>BE<sub>1</sub></u>	J16	<u>BS16</u>	C17	<u>FERR</u>	C14	<u>LOCK</u>	N15	<u>RDY</u>	F16
<u>BE<sub>2</sub></u>	J15	CLK	C3	<u>FLUSH</u>	C15	<u>M/I/O</u>	N16	<u>RESET</u>	C16
<u>BE<sub>3</sub></u>	F17	<u>D/C</u>	M15	HLDA	P15	NMI	B15	<u>W/R</u>	N17
BLAST	R16	DP <sub>0</sub>	N3						

GND: A7 A9 A11 B3 B4 B5 E1 E17 G1 G17 H1 H17 K1 K17 L1 L17 M1 M17 P17 Q2

R4 S6 S8 S9 S10 S11 S12 S14

U<sub>cc</sub>: B7 B9 B11 C4 C5 E2 E16 G2 G16 H16 J1 K2 K16 L16 M2 M16 P16 R3 R6 R8 R9

R10 R11 R14

DP<sub>0</sub> ÷ DP<sub>3</sub> Paritní bit pro každou slabiku přenášenou po sběrnici.

PCHK Chyba parity na sběrnici.

PLOCK, ADS, RDY, BRDY, BLAST, BOFF Signály pro řízení sběrnice.

AHOLD, EADS Signály pro řízení vnitřní vyrovnávací paměti.

KEN Povoluje nebo zakazuje použití vnitřní vyrovnávací paměti.

FLUSH Pokyn k vyprázdnění vnitřní vyrovnávací paměti.

PWT, PCD Signály přenášející hodnoty bitů PWT a PCD.

FERR Signál oznamuje chybu koprocessoru (podobně jako ERROR).

IGNNE Ignorování chyb hlášených koprocessorem.

A20M Maskování adresy podle pravidel 8086.


- Jednotka operací v pohyblivé řádové čárce
  - **Floating-Point Unit** – Ovládá se stejně jako 80387. Je programově kompatibilní s předcházejícími typy matematických koprocesorů Intel.
- Interní vyrovnávací paměť
  - **Internal Cache** – Je společná pro data i instrukce, má kapacitu 8 KB.

# Příznakový registr i486

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
0	0	0	0	0	0	0	0	0	0	0	0	0	<b>AC</b>	<b>VM</b>	<b>RF</b>
0	<b>NT</b>	<b>IOPL</b>		<b>OF</b>	<b>DF</b>	<b>IF</b>	<b>TF</b>	<b>SF</b>	<b>ZF</b>	0	<b>AF</b>	0	<b>PF</b>	1	<b>CF</b>
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

**AC** (Alignment Check) zapíná generování přerušení INT 17 při odkazu na paměť, který není "zarovnán" na hranici odpovídající délce zpřístupňovaného objektu. Platí pouze pro proces s CPL=3.

## Schéma činnosti vyrovnávací paměti



## Write-Through Write-Back

# Řídící registr CR0 procesoru 80486

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PG	CD	NW											AM		WP
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

**CD** (Cache Disable) Je-li CD=1, je IVP (Interní vyrovnávací paměť) vypnuta tak, že položky, které při čtení nebyly ve vyrovnávací paměti nalezeny, se do ní nezapisují.

Po inicializaci procesoru signálem RESET je nastaveno CD=1.

# Řídící registr CR0 procesoru 80486 – pokračování

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PG	CD	NW											AM		WP
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

**NW** (Not Write-Through) Je-li NW=1, není zápisem do paměti změněn obsah IVP ani tehdy, má-li adresa zapisovaného objektu svoji položku v IVP.  
Po inicializaci procesoru signálem RESET je nastaveno NW=1.

# Řídící registr CR0 procesoru 80486 – pokračování

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PG	CD	NW											AM		WP
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

**AM** (Alignment Mask) AM=1 zapíná funkci AC.

**WP** (Write Protect) je-li WP=1, zakazuje zápis do stránek označených W=0 i procesům na úrovni oprávnění CPL<3.

**NE** (Numerics Exception) sděluje, jak se mají procesoru 80486 oznamovat chyby zjištěné v jednotce pohyblivé řádové čárky.

## Řídící registr CR3 procesoru 80486

31	12 11	4 3	0
Registr adresy stránkového adresáře	nepoužito	P C D	P W T

Bity **PWT** (Page Write-Through) a **PCD** (Page Cache Disable) slouží k řízení vyrovnávacích pamětí není-li zapnuto stránkování nebo se stránkování z nějaké příčiny obchází.

## Stránkování i486

### Specifikátor stránk. adresáře a tabulky

31	Adresa rámce	12	11	10	9	8	7	6	5	4	3	2	1	0
		AVL	0	0	D	A	P C D	P W T	P U	P W	P U	P W	P P	


U	W	WP	Proces CPL=3	Proces CPL<3
0	0	0	nepřístupná	čtení, zápis, provedení
0	1	0	nepřístupná	čtení, zápis, provedení
1	0	0	čtení, provedení	čtení, zápis, provedení
1	1	0	čtení, zápis, provedení	čtení, zápis, provedení
0	0	1	nepřístupná	čtení, provedení
0	1	1	nepřístupná	čtení, zápis, provedení
1	0	1	čtení, provedení	čtení, provedení
1	1	1	čtení, zápis, provedení	čtení, zápis, provedení

**PWT** (Page Write-Through) určuje způsob práce externí vyrovnávací paměti. Je-li PWT=1, provádí se zápis metodou Write-Through. Je-li PWT=0, provádí se zápis metodou Write-Back.

**PCD** (Page Cache Disable) vypíná činnost interní VP. Je-li PCD=0, je splněna jedna z podmínek zapínajících IVP. Další podmínky tvoří signál KEN a bity CD a NW v registru CR0. Je-li PCD=1, je IVP vypnuta bez ohledu na ostatní podmínky.


Je-li stránkování zapnuto (PG=1) a je právě plněn stránkový adresář, čtou se bity PWT a PCD z CR3. Bity PWT a PCD konkrétního specifikátoru ze stránkového adresáře se čtou při plnění stránkové tabulky.

# Interní vyrovnávací paměť (IVP)



## Potřebný počet bitů na realizaci LRU

Kolik bitů potřebujeme na výběr nejdéle nepoužité položky ze čtyř položek algoritmem LRU?




## Pseudo-LRU IVP i486

### Nastavování rozhodujících bitů

Při použití položky z cesty	se nastaví rozhodovací bity		
	r <sub>0</sub>	r <sub>1</sub>	r <sub>2</sub>
c <sub>0</sub>	1	1	<i>beze změny</i>
c <sub>1</sub>	1	0	<i>beze změny</i>
c <sub>2</sub>	0	<i>beze změny</i>	1
c <sub>3</sub>	0	<i>beze změny</i>	0

## Výběr nejdéle nepoužité položky

Při plnění položkou, která nemá svůj obraz v IVP, se nejprve podle bitů 4 až 10 fyzické adresy vybere řádek IVP. Potom se postupuje podle algoritmu:



## Procesor Intel Pentium

- Pentium z řecky penta, tj. 5,
- 32bitový procesor,
- od 1993 do 1999,
- 60 MHz až 300 MHz,
- od 1995: Pentium MMX, Pro, II, III, 4, D, Xeon,
- postupně se liší parametry: technologie např.  $0,25 \mu\text{m}$ , velikostí cache, počtem jader, . . .

## Pentium

V procesoru Pentium jsou integrovány všechny vlastnosti procesoru Intel486. Navíc poskytuje tato významná rozšíření:


- superskalární architekturu,
- dynamické předvídání skoků,
- zřetězenou FPU,
- zkrácení doby provádění instrukcí,
- oddělené 8KB datové a instrukční vnitřní vyrovnávací paměti,
- protokol MESI pro řízení datové vyrovnávací paměti,
- 64bitovou datovou sběrnici,
- zřetězování cyklů sběrnice,

## Pentium – další rysy

- adresové parity,
- vnitřní kontrolu parity,
- kontrolu správné funkce znásobením čipů s procesorem,
- sledování provádění,
- monitorování výkonnosti,
- ladění prostřednictvím IEEE 1149.1 Boundary Scan,
- režim správy systému a
- rozšíření v režimu V86.

Instrukční repertoár Pentia je plně kompatibilní s Intel486. Plně kompatibilní je také i správa paměti (MMU).

# Blokový diagram procesoru Pentium



## Zřetězené provádění instrukcí

PF	Prefetch	Výběr instrukce
D1	Instruction Decode	Dekódování instrukce
D2	Address Generate	Generování adresy
EX	Execute	Provedení instrukce
WB	Write Back	Dokončení instrukce


<b>PF</b>	I1	I3	I5	I7	
	I2	I4	I6	I8	
<b>D1</b>	I1	I3	I5	I7	
	I2	I4	I6	I8	
<b>D2</b>	I1	I3	I5	I7	
	I2	I4	I6	I8	
<b>EX</b>	I1	I3	I5	I7	
	I2	I4	I6	I8	
<b>WB</b>	I1	I3	I5	I7	
	I2	I4	I6	I8	

- Tyto dvě zřetězené fronty se nazývají "u" a "v".
- Proces souběžného zpracovávání instrukcí se nazývá "párování".
- Ve zřetězené frontě "u" lze provádět libovolnou instrukci, zatímco ve frontě "v" lze provádět pouze jednoduché instrukce, popsané v pravidlech pro párování instrukcí.

# Předvídání podmíněných skoků

## Branch Target Buffer - BTB

Při výběru instrukce se testuje obsah BTB na shodu s adresou vybírané instrukce. Pokud se adresa v BTB najde, zkoumá se obsah bitů historie.



## Párování instrukcí

Instrukce mohou být spojeny do páru za splnění následujících podmínek.

- Obě instrukce v páru musí být "jednoduché" podle dále uvedené definice.
- Mezi instrukcemi v páru nesmí být vztah "čtení až po zápisu" nebo "zápis až po čtení".
- Žádná z instrukcí nesmí mít výpočet adresy složen ze dvou částí: z přímé hodnoty a zároveň z přírůstku.
- Instrukce s prefixy (vyjma 0F před podmíněným skokem) lze provádět pouze ve frontě "u".

## Jednoduché instrukce

**Jednoduché instrukce** jsou ty, které nevyžadují mikrokód a provedou se během jednoho hodinového cyklu. Výjimkou jsou instrukce aritmeticko-logické jednotky (ALU) *mem,reg* a *reg,mem*, které se provádějí ve dvou nebo třech taktech a jsou považovány za jednoduché.

Za jednoduché se považují tyto instrukce určené pro celočíselné zpracování:

- 1 mov *reg, reg/mem/imm*
- 2 mov *mem, reg/imm*
- 3 alu *reg, reg/mem/imm*
- 4 alu *mem, reg/imm*
- 5 inc *reg/mem*
- 6 dec *reg/mem*
- 7 push *reg/mem*
- 8 pop *reg*
- 9 lea *reg,mem*
- 10 jmp/call/jcond near
- 11 nop

Podmíněné a nepodmíněné skoky smějí být párovány pouze jako druhé instrukce v páru.

## Režim správy systému

**System Management Mode – SMM** – Režim SMM je transparentní (neviditelný) pro aplikace i operační systém z těchto důvodů:

- Jedinou možností, jak SMM zapnout, je externí nemaskovatelné přerušení přivedené speciálním signálem.
- Procesor zahájí provádění instrukcí určených pro SMM ze separátního adresového prostoru a separátní paměti (tzv. SMRAM – System Management RAM).

## Režim správy systému - pokračování

- Při přepínání do SMM procesor ukládá obsah všech registrů do zvláštní části SMRAM.
- Všechna přerušení, která normálně operační systém či aplikace obsluhuje, jsou během SMM zakázána.
- Stav před přepnutím do režimu SMM se vrátí provedením instrukce RSM.

SMM je podobný reálném režimu. Nejsou v něm úrovně oprávnění, privilegované instrukce nebo mapování adres. V SMM lze provádět V/V operace a adresovat celou 4GB kapacitu fyzické operační paměti.


# x86-64 architektura

## long mode

- **64bitový režim (Long Mode)** – plně 64bitový režim
- **kompatibilní režim** – 32/16bitový režim, omezená kompatibilita s x86 (pouze chráněný režim, žádný reálný, žádný V86 režim)

x86 mode plná kompatibilita s x86 32/16bitovým režimem  
(vč. reálného režimu, ...)


# Registrová struktura



# 64bitový režim (Long mode)

- 64bitová virtuální adresa, 52bitová fyzická adresa (4 petabyte)
- šířka adresy implicitně 64 bitů
- virtuální adresa je pouze 64bitový offset
- blízké skoky rozšířeny na 64 bitů
- flat 64bit virtuální adresový prostor
- potlačen význam segmentace jen na určování typů a práv segmentů
- GDTR a IDTR mají 64bitovou bázi a 16bitový limit
- LDTR a TR 64bitovou bázi, 32bitový limit a navíc 16bitový selektor


- navíc bit L (Long) v popisovači instrukčního segmentu:



- ignoruje se báze a limit v popisovači
- báze je vždy 0
- vždy 64bitová adresa, proto L=1 a D=1 je vyhrazeno pro budoucí použití
- obsah ES, DS a SS se ignoruje


# Stránkování

- podporují se 4KB nebo 2MB stránky
- velikost stránky určuje bit 7 stránkového adresáře
- položky stránkových tabulek jsou 64bitové
- formát položky stránkového adresáře pro 2MB stránky:




MBZ = Must be zero

# 4KB stránky:



## 2MB stránky:



# Dvě architektury

- **x86-64 tzv. AMD64**
  - firma AMD
  - kompatibilní s x86
  - stejná instrukční sada v 64bitovém režimu procesory  
Opteron, Athlon, Turion, Sempron

# Dvě architektury

- IA-64

- firmy Intel a Hewlett-Packard
- kompatibilní s x86
- jiná instrukční sada v 64bitovém režimu: EPIC (Explicitly Parallel Instruction Computing) – možnost vkládat instrukce paralelně úkolující více jednotek; VLIW (Very Long Instruction Word) – tzv. instrukční paket, součástí instrukce jsou samostatné pokyny všem jednotkám procesoru
- procesory Itanium

Obě architektury nejsou na 64bitové úrovni kompatibilní.

# EM64T Extended Memory 64 Technology, tzv. Intel 4

- firma Intel převzala architekturu AMD64 (též pod označením Intel 4)
- procesory Pentium 4, Celeron D, Xeon, Core 2
- jsou drobné rozdíly mezi AMD64 a Intel 4

# Mikroprocesor i860


- **8086 - i486 = CISC** - Complex Instruction Set Computer
- **i 860 = RISC** - Reduced Instruction Set Computer

Není kompatibilní na řadu x86

Výkonem odpovídá počítači Cray I. "Cray on a Chip"

64bitový procesor

# Mikroprocesor i860



# Jednotky i860

## Prováděcí jednotka:

- Registry  $r_0 - r_{31}$  32bitové
- $r_0$  je vždy = 0
- operace zápisu se ignoruje
- pro 64bitové operace se sdružují do dvojic

# Jednotky i860

## Techniky:

- **Registr Bypassing**

Je-li výsledek předchozí operace vstupem do další bere se ze sběrnice

- **Delayed Branch**

Před skokem se provede ještě následující instrukce  
BR návěští

OR  $r_0, r_0, r_0$

- **2 varianty podmíněného skoku:**



# Jednotky i860

## FPU:

- Registry  $f_0 - f_{31}$  32bitové
- $f_0, f_1$  vždy = 0
- **Sčítačka** – sčítání a převody mezi jednoduchou a dvojnásobnou přesností
- **Násobička** – násobení a výpočet  $1/x$
- **Duální instrukční mód** – jedna instrukce vyvolá dvě paralelní akce: jednu v násobičce a jednu ve sčítačce
- **Využití:** vyčíslování řad, FFT, ...

# Jednotky i860


- **Stránkovací jednotka:** – Stejná jako v 80386
- **Grafická jednotka:** – Pro 3D grafiku z-Buffer (uložení souřadnice třetího rozměru)
- **Využití i860:**
  - grafické a unixové stanice
  - jako speciální grafický koprocesor (grafika v reálném čase)

# Koprocesor

= přídavný procesor realizující určitý druh výpočtů:

- Matematický koprocesor
- Grafický koprocesor
- LAN koprocesor
- Diskový databázový koprocesor

## Matematický koprocesor Intel 80x87 k Procesoru I80x86



# Typy dat pro koprocesor I80x87

Typ	Poč. bitů	Poč. des. číslic mant.	Rozsah zobrazení v des. soustavě						
<b>INTEGER:</b>									
WORD	16	4-5	$-32768 \leq x \leq +32767$						
SHORT	32	9-10	cca $-2 \cdot 10^9 \leq x \leq +2 \cdot 10^9$						
LONG	64	18-19	cca $-9 \cdot 10^{18} \leq x \leq +9 \cdot 10^{18}$						
<b>BCD:</b>									
PACKED									
DECIMAL	73	18	<table border="1"> <tr> <td>±</td> <td>nevyužito</td> <td>18 desít. číslic</td> </tr> <tr> <td>79</td> <td>71</td> <td>0</td> </tr> </table>	±	nevyužito	18 desít. číslic	79	71	0
±	nevyužito	18 desít. číslic							
79	71	0							

# Typy dat pro koprocesor I80x87

Typ	Poč. bitů	Poč. des. číslic mant.	Rozsah zobr. v des. soustavě										
<b>REAL:</b>	32	6-7	<table border="1"> <tr> <td>zn.m.</td> <td>exp. vč. zn.</td> <td colspan="3">mantisa bez zn.</td> </tr> <tr> <td>31</td> <td>30</td> <td>23</td> <td>22</td> <td>0</td> </tr> </table> $0.3 \times 10^{-38} \leq  x  \leq 1.7 \times 10^{38}$	zn.m.	exp. vč. zn.	mantisa bez zn.			31	30	23	22	0
zn.m.	exp. vč. zn.	mantisa bez zn.											
31	30	23	22	0									
<table border="1"> <tr> <td>zn.m.</td> <td>exp. vč. zn.</td> <td colspan="3">mantisa bez zn.</td> </tr> <tr> <td>63</td> <td>62</td> <td>52</td> <td>51</td> <td>0</td> </tr> </table> $\text{cca } 10^{-309} \leq  x  \leq 10^{308}$	zn.m.	exp. vč. zn.	mantisa bez zn.			63	62	52	51	0			
zn.m.	exp. vč. zn.	mantisa bez zn.											
63	62	52	51	0									

## Typy dat pro koprocesor I80x87

Typ	Poč. bitů	Poč. des. číslic mant.	Rozsah zobrazení v des. soustavě				
<b>REAL: TEMPORARY</b>	80	19-20	zn.m.	exp. vč. zn.	mantisa bez zn.	79	78 64 63 0

cca  $10^{-4933} \leq |x| \leq 10^{4932}$

Reálná čísla jsou vždy automaticky transformována na typ temporary real, ve kterém se provádějí všechny výpočty.

# Formát čísel I.

## FORMAT:

- INTEGER: WORD, SHORT, LONG ...  
... Dvojkový doplňkový kód
- REAL: TEMPORARY (80bitový) ...  
... IEEE 754 (Institute of Electrical and Electronics Engineers)

S	Exponent	Mantisa
---	----------	---------

$$\pm \text{Mantisa} \times 2^{\text{Exponent}}$$

S znaménko čísla, 0=kladné, 1=záporné  
Mantisa v Přímém kódu (znaménko je v S)

## Normalizovaný tvar Mantisy:

- První významná binární číslice je v nejvyšším bitu



- Nejvyšší bit je vždy = 1 (vyjma případu číslo = 0)
- Nejvyšší binární číslici vynecháváme
- **Mantisu** vyjádříme ve tvaru:

1. **xxxxxxxx ...**  
→ ←  
vynecháme | zapíšeme do objektu

Exponent číslem  $2^{Exponent}$  vynásobíme Mantisu ve tvaru  
1.xxxxxxx, abychom dostali zobrazované číslo.

## Formát čísel II.

Exponent ... v kódu posunuté nuly:

000 ... 000	- max
011 ... 111	0
100 ... 000	+1
<u>111...111</u> n	+ max + 1
	$\max = 2^{n-1} - 1$

K zapisovanému číslu přičítáme  $2^{n-1} - 1$ , tj. pro n = 8 přičítáme  $127_{10}$  ( $7F_{16}$ )

└ IEEE 754

└ Procvičování: Převod čísel do a z IEEE 754

# Procvičování: Převod čísel do a z IEEE 754

[https://is.muni.cz/auth/hry/mbr\\_float\\_numbers.pl](https://is.muni.cz/auth/hry/mbr_float_numbers.pl)

(odkaz do is.muni.cz)

- **Příklad 1:**

$$12.5_{10}$$

$$12.5_{10} = 1100.1_2 = 1.1001_2 \times 2^3$$

0	10000010	1001000 ... 00
---	----------	----------------

- **Příklad 2:**

$-0.3125_{10}$

$$-0.3125_{10} = -0.0101_2 = -1.01_2 \times 2^{-2}$$

1	01111101	01000 ..... 0
---	----------	---------------

- **Příklad 3:**

1.0

0	01111111	000000 ..... 0
---	----------	----------------

## Zvláštní čísla podle IEEE 754

0

0	00000000	000000 ..... 0
1	00000000	000000 ..... 0

FPU bežně produkuje kladnou nulu:

+ 0 = +1.000 ... × 2<sup>-127</sup>, je-li počet bit; exponentu = 8

- 0 = -1.000 ... × 2<sup>-127</sup>

## Formát čísel III.

$\infty$

Kladné nekonečno

0	11111111	000000 ..... 0
1	11111111	000000 ..... 0

Záporné nekonečno

$+\infty = +1.0 \times 2^{128}$ , je-li počet bitů exponentu = 8

$-\infty = -1.0 \times 2^{128}$

## Nenormalizované číslo

- Při nutnosti zobrazit menší číslo v absolutní hodnotě než je  $1.0 \times 2^{-2^{n-1}+1}$
- O číslu musí být známo, že je nenormalizované !
- Ke každému registru uschovávajícímu číslo IEEE je 2bitový příznak

11 ... registr	je prázdný
01 ... registr	= 0
10 ... registr	= $\infty$ (exponent = 11111111) = nenormalizované číslo (exponent = 00000000) = atd.
00 ... "normální"	obsah registru

## Formát čísel IV.

- **Rozsah zobrazení:**  
 $(-1.0 \times 2^{2^{n-1}}; +1.0 \times 2^{2^{n-1}})$     n ... počet bitů exponentu

**Pro účely určování rozsahu zobrazení předpony**

**Mantisy = 1.0**

bitů na exponentu = 8 ...  $(-2^{128}; 2^{128})$

- **Přesnost zobrazení:**

- na kolik bitů lze zobrazit Mantisu
- počet bitů Mantisy +1 = m + 1

## Formát čísel IV.

- **Rozlišitelnost:**

= nejmenší kladné nenulové zobrazitelné číslo

normalizované:    +1.  $\underbrace{00\dots000}_m \times 2^{-2^{n-1}+1}$

nenormalizované:    +0.  $\underbrace{00\dots001}_m \times 2^{-2^{n-1}+1} = 2^{-2^{n-1}+1-m}$

# Typy operací koprocesoru I8087


- **Přenos dat paměť86  $\leftrightarrow$  zásobník87**
  - reálná čísla
  - celá čísla
  - BCD čísla
- **Aritmetické operace**  
 $+ \quad - \quad * \quad / \quad \div \quad \sqrt[2]{\cdot} \quad mod \quad round \quad int \quad abs \quad \pm$
- **Porovnávací operace**

# Typy operací koprocesoru I8087

- **Výpočet transcendentních funkcí**
  - exponenciální funkce
  - logaritmické funkce
  - goniometrické funkce
  - cyklometrické funkce = (invezní goniometrické fce.)
  - hyperbolické funkce
- **Plnění konstantami**  
 $+0.0$ ,  $+1.0$ ,  $\log_2(10)$ ,  $\log_2(e)$ ,  $\log_{10}(2)$ ,  $\log_e(2)$
- **Instrukce pro řízení I8087:**  
např. FWAIT


## Dva typy činnosti:

1.



- naplň zásobník87
- zahaj operaci87
- FWAIT
- čti stav87
- čti zásobník87

2.



- naplň zásobník87
- zahaj operaci87
- jiná činnost bez 87
- čti stav87
- je-li hotovo, čti zásobník87

## Rozhraní Centronics (EPSON)

Paralelní rozhraní určené pro výstup informace

- ① **Mechanická úroveň:** Konektor Cannon 25kolíkový, na počítači je zásuvka.



- ② **Elektronická úroveň:**
  - "0" ... 0V až 0.4 V - úroveň TTL
  - "1" ... 2.4V až 5V - úroveň TTL


# Rozhraní Centronics (EPSON)

Zapojení:

Špička	Signál	Zdroj	Význam
1	<u>STROBE</u>	Poč.	platnost dat
2	DATA 0	Poč.	DATA
.	.	.	DATA
.	.	.	DATA
.	.	.	DATA
9	DATA 7	Poč.	DATA
10	<u>ACK</u>	Tisk.	konec tisku znaků
11	BUSY	Tisk.	tiskárna obsazena
12	PE	Tisk.	paper empty
13	SLCT	Tisk.	připravenost tisku
14	AUTO	poč.	automat. LF po CR
15	<u>ERROR</u>	Tisk.	chyba tiskárny
16	<u>INIT</u>	Poč.	inicializace tiskárny
17	SLCT IN	Poč.	žádost o přípravu
18-25	GND	-	zem

# Rozhraní Centronics (EPSON)

## ③ Logická úroveň




└ Připojování V/V zařízení

└ RS-232-C (V.24), zapojení, signály


## Rozhraní V.24 I. = RS-232C

### Připojení:

- a)



- b)



└ Připojování V/V zařízení

└ RS-232-C (V.24), zapojení, signály

V.24 je rozhraní přispůsobené pro telefonní linky:

- ① **Mechanická úroveň:** Konektor Cannon 25 nebo 9kolíkový, na počítači je zástrčka.
- ② **Elektronická úroveň:**
  - "1" ... -15V ÷ -3V
  - "0" ... 3V ÷ 15V

└ Připojování V/V zařízení

└ RS-232-C (V.24), zapojení, signály

## Zapojení:

Špička	Číslo obvodu	Označení	Zdroj	Význam
1	101	PG		ochr. zem
2	103	$T \times D$	počítač	vysílaná data
3	104	$R \times D$	modem	přijímaná data
4	105	RTS	počítač	výzva k vysílání
5	106	CTR	modem	pohotovost k vysílání
6	107	DSR	modem	pohotovost modemu
7	102	SG		signálová zem
8	109	DCD	modem	detekce nosné
20	108	DTR	počítač	pohotovost počítače
22	125	RI	modem	zvonek
	.			
	.			
	.			


### 3 Logická úroveň



└ Připojování V/V zařízení

└ RS-232-C (V.24), průběhy, formáty

## Formát přenosu dat:



└ Připojování V/V zařízení

└ RS-232-C (V.24), průběhy, formáty

## Parametry přenosu dat:

- **rychlosť:** (v bitech za sekundu) 110, 150, 300, 600, 1200, 2400, 4800, 9600, 19200
- **počet datových bitů:** 5, 6, 7, 8
- **zabezpečení:** sudá parita (Even), lichá parita (Odd), žádné
- **délka stop bitu:** 1, 1.5, 2

└ Připojování V/V zařízení


└ Proudová smyčka

## Rozhraní IRPS (proudová smyčka)

- název převzatý z dálnopisné sítě
- až do 2 km
- proud 20, 40 mA
- chybí přesná definice

- └ Připojování V/V zařízení
- └ Proudová smyčka


## Zapojení:



+ optické oddělení komunikujících počítačů

## Nulmodem

Nulmodem: propojení dvou počítačů bez modemu



# USB Universal Serial Bus

Idea:

- Všechna typická zařízení se stejně připojují na společnou sběrnici
- Náhrada připojení klávesnice, myši, RS232 zařízení, Centronics
- Snadnost použití
- Možnost připojování/odpojování bez vypnutí

**USB 1.x (1996)** v.1.0 1994-1996: Compaq, Intel, Microsoft a NEC, v.1.1 1998

Rychlosť 1,5 Mb/s nebo 12 Mb/s

**USB 2.0 (1999)** Rychlosť 480 Mb/s (teoretická rychlosť)

**Master/Slave protokol** Komunikace je řízena/vyvolávána počítačem (host), max. 127 zařízení.

**Ochrana proti zkratu a přepětí** Dovoluje se připojení/odpojení zařízení bez vypnutí počítače. Nutnost ochrany proti elstat. výboji - člověk až 15 kV na koberci.

#### □ Připojování V/V zařízen

## └ USB Universal Serial Bus

## Zapojení

Čtyřdrátová  
sběrnice:  
+5V  
data -  
data +  
zem

